基于VHDL的时钟设计（de2开发平台）

资 源 简 介

基于VHDL的时钟设计（de2开发平台） 基于VHDL的时钟设计（de2开发平台）

您 可 能 感 兴 趣 的

• vhdl数字时钟设计 目的
• VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效
• vhdl经典源代码——时钟设计
• 功能更加完善的基于vhdl的数字时钟设计 有秒表
• VHDL多功能时钟设计~~24小时制~带闹钟
• 基于VHDL的电子时钟设计
• 采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。
• 利用VHDL语言设计一个电子时钟
• 基于vhdl语言的数字时钟设计说明书
• [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][