利用数字信号状态机，借助Verilog硬件描述语言实现序列检测。能够检测输入信号中特定的序列。
资源简介：这是1个序列检测器,可以重复检测序列,在通信方面用的较多
上传时间： 2013-12-29
上传用户：mikesering
资源简介：right.vhd 序列发生器 s_machine.vhd 序列检测器 波形图.doc 程序运行波形
上传时间： 2015-09-03
上传用户：sevenbestfei
资源简介：《序列检测器》绝对好用的EDA实验程序,已经通过测试！VHDL语言编写
上传时间： 2014-01-14
上传用户：caiiicc
资源简介：基于fpga和sopc的用VHDL语言编写的EDA序列检测器
上传时间： 2013-12-01
上传用户：yyq123456789
资源简介：用vhdl语言实现序列检测器的设计 这是学习VHDL语言的经典例子
上传时间： 2014-11-29
上传用户：hzy5825468
资源简介：用状态机实现串行序列检测器的设计 若检测到串行序列11010则输出为1 否则输出为0 并对其进行仿真和硬件测试
上传时间： 2013-12-30
上传用户：xc216
资源简介：序列发生器,产生一个8位序列号,序列码可自定义修改,还有一个序列检测器
上传时间： 2014-12-21
上传用户：fredguo
资源简介：这是序列检测器。串行序列产生是指根据时钟和相应的控制信号，产生稳定的单bit输出信号；监测器指根据相应时钟输入的电平序列，监测该序列中是否存在预设的序列，无论从第几个输入开始，只要存在，总能监测到。监测到予以标示。
上传时间： 2013-12-12
上传用户：sammi
资源简介：本程序实现了一个序列检测器。当一串待检测的串行数据进入检测器后，若此数在每一位的连续检测中都与预置的密码数相同，则输出“A”,否则仍然输出“B”。
上传时间： 2016-05-28
上传用户：xsnjzljj
资源简介：一个序列检测器的设计。程序不是问题，关键是理解状态机的编程思想。
上传时间： 2013-12-29
上传用户：caixiaoxu26
资源简介：用状态机实现一序列检测器，即检测到串行码{1110010}后，检测器输出1，否则输出0；
上传时间： 2013-12-26
上传用户：asasasas
资源简介：序列检测器可用于检测一组或多组二进制码组成的脉冲序列信号，这在数字通信领域中有广泛的应用。当序列检测器连续收到一组二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求...
上传时间： 2014-01-14
上传用户：hoperingcong
资源简介：本设计是一个序列检测器，能够检测11位长的系列信号，根据需要可适当扩展其序列长度
上传时间： 2013-12-05
上传用户：athjac
资源简介：基于VHDL的序列检测器设计
上传时间： 2013-12-22
上传用户：siguazgb
资源简介：60进制计数器 序列检测器 适用于MAX PLUS2程序开发
上传时间： 2013-12-02
上传用户：wuyuying
资源简介：使用JK触发器设计111序列检测器，当检测到输入为111时输出为1，否则为0
上传时间： 2017-02-28
上传用户：LIKE
资源简介：用Verilog实现的序列检测器，可以检测出任意规定序列
上传时间： 2014-02-21
上传用户：lxm
资源简介：使用状态机设计一个5位序列检测器。从一串二进制码中检测出一个已预置的5位二进制码
上传时间： 2013-12-13
上传用户：xz85592677
资源简介：基于FPGA序列检测器设计这是一份非常不错的资料，欢迎下载，希望对您有帮助！
上传时间： 2021-12-27
上传用户：
资源简介：利用数字信号状态机，借助Verilog硬件描述语言实现序列检测。能够检测输入信号中特定的序列。
上传时间： 2013-05-15
上传用户：wang5829
资源简介：设计功能与要求：从输入的比特流中检测出给定的样本序列。
上传时间： 2016-06-16
上传用户：qinghen
资源简介： 写给小白们的FPGA入门设计实验： 1. 写在前面的话 2 2. Lab 1 ： LCD1602 字符显示设计 3 2.1. 摘要 2.2. 内容 2.3. 程序 2.4. 结果（问题，解决，体会） 3. Lab 2 ： 4 位减法、加法器设计 3...
上传时间： 2013-11-05
上传用户：silenthink
资源简介： 写给小白们的FPGA入门设计实验： 1. 写在前面的话 2 2. Lab 1 ： LCD1602 字符显示设计 3 2.1. 摘要 2.2. 内容 2.3. 程序 2.4. 结果（问题，解决，体会） 3. Lab 2 ： 4 位减法、加法器设计 3...
上传时间： 2013-11-07
上传用户：zzbbqq99n
资源简介：[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][1...
上传时间： 2014-09-06
上传用户：han_zh
资源简介：FPGA或CPLD与DAC（DAC0800），产生一个序列检测器。
上传时间： 2014-01-10
上传用户：txfyddz
资源简介：工装设计
上传时间： 2013-04-15
上传用户：eeworm
资源简介：序列信号发生器与序列信号检测器的设计详细版
上传时间： 2013-11-07
上传用户：yeling1919
资源简介：基于LabVIEW的计算机温度检测器设计
上传时间： 2013-04-15
上传用户：eeworm
资源简介：数字时间序列分析
上传时间： 2013-07-18
上传用户：eeworm
资源简介：专辑类-数字处理及显示技术专辑-106册-9138M 数字时间序列分析-361页-4.9M.pdf
上传时间： 2013-06-27
上传用户：zhangjt
