verilog实现38译码器程序

相 关 资 源

• 用verilog实现的抢答器程序,在Quartus II上编译通过并成功运行免费下载

  资源简介：用verilog实现的抢答器程序,在Quartus II上编译通过并成功运行

  标签： verilog Quartus 抢答器 程序

  上传时间： 2014-01-14

  上传用户：sunjet

• 使用verilog硬件描述语言编程的38译码器免费下载

  资源简介：使用verilog硬件描述语言编程的38译码器，包含测试描述

  标签： verilog 硬件描述语言 编程 译码器

  上传时间： 2014-01-23

  上传用户：cc1015285075

• 程序提供了一种高效简单的38译码器的算法免费下载

  资源简介：程序提供了一种高效简单的38译码器的算法，非常实用

  标签： 程序 译码器 算法

  上传时间： 2016-11-14

  上传用户：ainimao

• 基于quartus II软件 用verilog 语言描述的38译码器免费下载

  资源简介：基于quartus II软件 用verilog 语言描述的38译码器

  标签： quartus verilog 软件 语言

  上传时间： 2013-12-01

  上传用户：wweqas

• 基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片：CycloneII EP2C35F672C6免费下载

  资源简介：基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片：CycloneII EP2C35F672C6

  标签： CycloneII VDHL FPGA 672C

  上传时间： 2014-01-17

  上传用户：banyou

• 这是一个哈夫曼编/译码器程序免费下载

  资源简介：这是一个哈夫曼编/译码器程序

  标签： 译码器 程序

  上传时间： 2014-07-09

  上传用户：whenfly

• 这是一个用C语言编写的哈夫曼编/译码器程序免费下载

  资源简介：这是一个用C语言编写的哈夫曼编/译码器程序，与严蔚敏版数据结构习题的5.2相对应啊

  标签： C语言 编写 程序 译码器

  上传时间： 2015-04-21

  上传用户：athjac

• verilog实现锁存器免费下载

  资源简介：verilog实现锁存器，共有四个文件，包含测试文件

  标签： verilog 锁存器

  上传时间： 2013-12-25

  上传用户：wpwpwlxwlx

• 一个用VHDL语言编写的译码器程序免费下载

  资源简介：一个用VHDL语言编写的译码器程序，希望学习的人能够下载学习。

  标签： VHDL 语言 编写 程序

  上传时间： 2013-12-23

  上传用户：as275944189

• 本文件中包含了多个verilog实现的实用小程序免费下载

  资源简介：本文件中包含了多个verilog实现的实用小程序，帮助初学者学习verilog语言。

  标签： verilog 程序

  上传时间： 2016-01-07

  上传用户：ztj182002

• 用verilog实现的电子日历程序,在Quartus II上编译通过并成功实现免费下载

  资源简介：用verilog实现的电子日历程序,在Quartus II上编译通过并成功实现

  标签： verilog Quartus 电子日历 程序

  上传时间： 2014-01-08

  上传用户：fhzm5658

• 38译码器的设计免费下载

  资源简介：38译码器的设计，使用vhdl设计译码器，可以下载到开发板上看结果

  标签： 译码器

  上传时间： 2013-12-17

  上传用户：lnnn30

• 在c5402上已实现的定时器程序免费下载

  资源简介：在c5402上已实现的定时器程序，通过xf引脚输出控制led闪烁

  标签： c5402 定时器 程序

  上传时间： 2014-01-26

  上传用户：拔丝土豆

• 本文为用vhdl语言编写的38译码器免费下载

  资源简介：本文为用vhdl语言编写的38译码器，为doc格式，请先复制到相应软件例如maxplus中再使用。

  标签： vhdl 语言 编写 译码器

  上传时间： 2013-12-21

  上传用户：思琦琦

• 用verilog编写的抢答器程序。由硬件思维编写免费下载

  资源简介：用verilog编写的抢答器程序。由硬件思维编写，由一个多路开关和一个触发器构成，比起c，简单并且稳定。

  标签： verilog 编写 抢答器 程序

  上传时间： 2014-11-12

  上传用户：frank1234

• 有VHDL写的一个38译码器,并付仿真波形.免费下载

  资源简介：有VHDL写的一个38译码器,并付仿真波形.

  标签： VHDL 译码器 仿真 波形

  上传时间： 2014-01-25

  上传用户：zhengzg

• 用vhdl 语言实现138译码器免费下载

  资源简介：用vhdl 语言实现138译码器，用vhdl 语言实现138译码器，

  标签： vhdl 138 语言 译码器

  上传时间： 2014-01-18

  上传用户：xinyuzhiqiwuwu

• 简单的38译码器,语句较为简捷明了.供大家参考学习.免费下载

  资源简介：简单的38译码器,语句较为简捷明了.供大家参考学习.

  标签： 译码器 家

  上传时间： 2017-07-21

  上传用户：sdq_123

• 基于FPGA的Viterbi译码器设计与实现.rar免费下载

  资源简介：卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设...

  标签： Viterbi FPGA 译码器

  上传时间： 2013-06-24

  上传用户：myworkpost

• 全并行Viterbi译码器的FPGA实现免费下载

  资源简介：　　本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究，并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。　　首先介绍了卷积码及Viterbi译码算法的基本原理，并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的...

  标签： Viterbi FPGA 并行 译码器

  上传时间： 2013-07-30

  上传用户：13913148949

• 就是个译码器免费下载

  资源简介：就是个译码器，用cpld实现的译码器是verilog写的

  标签： 译码器

  上传时间： 2013-12-19

  上传用户：as275944189

• 38译码器VHDL语言免费下载

  资源简介：文件是3线-8线译码器的VHDL语言实现，非常简单，仅供参考！！！

  标签： VHDL 译码器 语言

  上传时间： 2020-05-06

  上传用户：nathan1112

• MIMO-GMC系统中Turbo译码器的设计及FPGA实现免费下载

  资源简介：Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似...

  标签： MIMO-GMC Turbo FPGA

  上传时间： 2013-04-24

  上传用户：shanml

• 基于FPGA的Turbo码编译码器研究与实现免费下载

  资源简介：本文以Turbo码编译码器的FPGA实现为目标，对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先，在理论上对Turbo码的编译码原理进行了介绍，确定了Max-log-MAF算法的译码算法，结合CCSDS标准，在实现编码器时，针对标准中给定的帧长、码率与交...

  标签： Turbo FPGA 编译码器

  上传时间： 2013-04-24

  上传用户：haohaoxuexi

• 这是一个rs译码器的verilog程序运行于quatus免费下载

  资源简介：这是一个rs译码器的verilog程序运行于quatus

  标签： verilog quatus 译码器 程序

  上传时间： 2015-05-31

  上传用户：mikesering

• 用verilog实现的记时器程序,在Quartus II上编译通过并成功运行免费下载

  资源简介：用verilog实现的记时器程序,在Quartus II上编译通过并成功运行

  标签： verilog Quartus 时器 程序

  上传时间： 2013-12-17

  上传用户：GHF

• 模数转换器AD976采样控制器程序verilog实现免费下载

  资源简介：模数转换器AD976采样控制器程序verilog实现，基于状态机实现

  标签： verilog 976 AD 模数转换器

  上传时间： 2013-12-17

  上传用户：ls530720646

• 用verilog语言实现了常用3-8译码器.免费下载

  资源简介：用verilog语言实现了常用3-8译码器.

  标签： verilog 语言 译码器

  上传时间： 2014-01-19

  上传用户：xg262122

• 基于VHDL的LS138译码器的实现 一个很简单的程序免费下载

  资源简介：基于VHDL的LS138译码器的实现 一个很简单的程序

  标签： VHDL 138 LS 译码器

  上传时间： 2016-07-25

  上传用户：anng

• 本文件是利用verilog实现的3-8译码器免费下载

  资源简介：本文件是利用verilog实现的3-8译码器

  标签： verilog 译码器

  上传时间： 2013-12-16

  上传用户：ecooo