MAX 10 FPGA 信号完整性设计指南

资 源 简 介

为避免信号完整性的问题，Intel 建议您遵循MAX® 10 器件的设计考量，I/O 布局指南和电路板设 计指南，包括： • I/O 布局规则 • 电压参考I/O 标准 • 高速LVDS，锁相环（PLL）和时钟 • 外部存储器接口 • 模拟到数字转换器

您 可 能 感 兴 趣 的