该文档为Multisim仿真60进制计数器讲解文档,是一份不错的参考资料,感兴趣的可以下载看看,,,,,,,,,,,,,,,,,
资源简介:电子时钟VHDL程序与仿真 10进制计数器设计与仿真 6进制计数器设计与仿真
上传时间: 2014-08-13
上传用户:ztj182002
资源简介:60进制计数器 序列检测器 适用于MAX PLUS2程序开发
上传时间: 2013-12-02
上传用户:wuyuying
资源简介:60进制加法计数器设计时主要采用数电知识,采用清零法和反馈置数法进行电路设计。用两片74161,采用反馈清零法进行电路设计,此时相当于设计两个加法计数器,左边的是高位片,此时的高位片在电路中相当于是一片六进制的加法计数器,逢六进清零,右边的是低位...
上传时间: 2017-05-21
上传用户:ztj182002
资源简介:计数器是一种重要的时序逻辑电路,广泛应用于各类数字系统中。介绍以集成计数器74LS161和74LS160为基础,用归零法设计N进制计数器的原理与步骤。用此方法设计了3种36进制计数器,并用multisim10软件进行仿真。计算机仿真结果表明设计的计数器实现了36进制计数...
上传时间: 2013-10-11
上传用户:gtzj
资源简介:任意进制计数器的仿真分析multisim8
上传时间: 2016-04-06
上传用户:diets
资源简介:6进制计数器VHDL程序 --文件名:counter6.vhd。 --功能:6进制计数器,有进位C
上传时间: 2013-04-24
上传用户:蠢蠢66
资源简介:10进制计数器VHDL程序 --文件名:counter10.vhd。 --功能:10进制计数器,有进位C
上传时间: 2013-07-18
上传用户:2525775
资源简介:24进制计数器VHDL程序 --文件名:counter24.vhd。 --功能:24进制计数器。
上传时间: 2013-05-19
上传用户:shizhanincc
资源简介:四进制计数器模块,使用VHDL语言编写,在ISE8.1中经过测试的模型
上传时间: 2014-11-28
上传用户:jyycc
资源简介:60进制减法 相比较 代码效率高 可以进行级联
上传时间: 2015-07-05
上传用户:赵云兴
资源简介:3-8译码器,BCD码转换10进制,计数器
上传时间: 2014-08-12
上传用户:Andy123456
资源简介:Quartus环境下的1000进制计数器的扫描显示电路
上传时间: 2013-12-27
上传用户:CHENKAI
资源简介:Quartus环境下的12进制计数器的扫描显示电路
上传时间: 2014-12-21
上传用户:lanhuaying
资源简介:同步计数器和异步计数器在设计时有哪些区别?试用 六进制计数器和一个十进制计数器构成一个六十进制同步计数器。
上传时间: 2013-12-14
上传用户:xiaoyunyun
资源简介:六十进制计数器.电子万年历是计数器的应用之一.年由月的十二进制计数器进位+1得到.月是日的三十进制计数器进位+1得到.日是小时的二十四进制计数器进位+1得到.小时是分的六十进制计数器进位+1得到.分是秒的六十进制计数器进位+1得到.本程序基于VHDL.其开发环境...
上传时间: 2014-11-29
上传用户:13215175592
资源简介:基于vhdl的6进制计数器模块,实现0-5计数
上传时间: 2016-03-12
上传用户:hebmuljb
资源简介:基于vhdl的10进制计数器模块,实现0-9计数
上传时间: 2013-12-31
上传用户:hxy200501
资源简介:60进制加法器 本人自己编的,已通过老师检验,如有不足之处请多多指教
上传时间: 2014-01-08
上传用户:chenjjer
资源简介:题目:电子时钟的设计 一、实验目的: 1. 掌握多位计数器相连的设计方法。 2. 掌握十进制、六十进制、二十四进制计数器的设计方法。 3. 继续巩固多位数码管的驱动及编码。 4. 掌握扬声器的驱动 5. 掌握EPLD技术的层次化设计方法 二、实验要求:...
上传时间: 2013-12-23
上传用户:yyq123456789
资源简介:数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码
上传时间: 2014-01-06
上传用户:许小华
资源简介:10进制计数器,VHDL描述的,实验必备
上传时间: 2013-12-29
上传用户:小鹏
资源简介:能够实现小时(24进制)、分钟和秒钟(60进制)的计数功能 具有复位功能 功能扩展:具有整点报时提示、定时闹钟等功能
上传时间: 2014-06-20
上传用户:wff
资源简介:这是二十四进制计数器的源程序,有需要的同学可以参照一下!
上传时间: 2017-01-20
上传用户:nairui21
资源简介:实现60进制的计数,每60个脉冲上升沿进一次位。
上传时间: 2014-01-01
上传用户:h886166
资源简介:两位独立数码管100进制计数器,每1秒计数一次。从0到99,到99后又回到0.
上传时间: 2013-12-09
上传用户:txfyddz
资源简介:利用vhdl语言编写百进制计数器(程序代码)
上传时间: 2018-12-20
上传用户:你听哦哦
资源简介:通过multisim仿真的简易频率计数器
上传时间: 2022-06-30
上传用户:得之我幸78
资源简介:学习7段数码显示译码器、十六进制计数器以及顶层连接模块的Verilog设计; 2、掌握组合逻辑,时序逻辑以及用例化语句实现顶层模块的Verilog设计方法; 3、熟悉QuartusⅡ的整个设计流程,仿真方法,引脚锁定,下载及测试方法。
上传时间: 2019-05-30
上传用户:Lily_liu
资源简介:基于探索仿真三态门总线传输电路的目的,采用multisim10仿真软件对总线连接的三态门分时轮流工作时的波形进行了仿真实验测试,给出了仿真实验方案,即用multisim仿真软件构成环形计数器产生各个三态门的控制信号、用脉冲信号源产生各个三态门不同输入数据信号...
上传时间: 2013-12-14
上传用户:jackandlee
资源简介:VHDL硬件描述,使用环境为Quartus2 6.1 分别为16进制及60进制计数器的源代码
上传时间: 2016-05-30
上传用户:1109003457