虫虫首页| 资源下载| 资源专辑| 精品软件

登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > 并行计算 > 采用VERILOG 语言进行设计实现32位浮点数乘法运算结果已经验证过放心使用

采用VERILOG 语言进行设计实现32位浮点数乘法运算结果已经验证过放心使用

资源大小：2 K
上传时间： 2013-12-27
上传用户：god_dog
资源积分：2 下载积分
标签： VERILOG 语言浮点数乘法运算

资源简介

采用VERILOG 语言进行设计实现32位浮点数乘法运算结果已经验证过放心使用

相关资源

您可能感兴趣的

收藏 赞(156) 踩(0)