8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定，而不需要依赖低位进位
资源简介：8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定，而不需要依赖低位进位
上传时间： 2016-04-25
上传用户：王小奇
资源简介：用VHDL编的两位BCD加法器用VHDL编的两位BCD加法器
上传时间： 2016-07-12
上传用户：英雄
资源简介：60进制加法器 本人自己编的，已通过老师检验，如有不足之处请多多指教
上传时间： 2014-01-08
上传用户：chenjjer
资源简介：加法器是实现两个二进制数相加运算的 基本单元电路。8 位加法器就是实现两个8 位 二进制相加,同时加上低位进位的运算电路。
上传时间： 2016-12-29
上传用户：lx9076
资源简介：32位单精度浮点加法器。进行用加法运算，仿真输出
上传时间： 2013-04-24
上传用户：x4587
资源简介：实现简单十六位加法器及测试程序 的verilog代码
上传时间： 2014-08-11
上传用户：
资源简介：32位元浮点数加法器,用于以VHDL编写的32位元CPU
上传时间： 2014-12-19
上传用户：坏天使kk
资源简介：用xilinx写的vhdl乘法器。是二进制的两位乘法器。里面含有代码和电路图。
上传时间： 2014-01-10
上传用户：xiaoyunyun
资源简介：加法器 可做4BIT的運算 用直接語言撰寫
上传时间： 2014-01-22
上传用户：电子世界
资源简介：适用于初学者参考的FoxPro进销存管理系统,包含基本的进销存模块.
上传时间： 2013-12-25
上传用户：mhp0114
资源简介：c#进销存源码,一个简单的进销存软件,供大家学习使用
上传时间： 2014-01-07
上传用户：thesk123
资源简介：胜天进销存源码,国产优秀的进销存，含源代码，是学习进销存开发的典型例子
上传时间： 2017-03-18
上传用户：啊飒飒大师的
资源简介：进制转换器,很好用的进制转换器,进制转换器 ,进制转换器
上传时间： 2013-11-26
上传用户：wl9454
资源简介：[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][1...
上传时间： 2014-09-06
上传用户：han_zh
资源简介：N位加法器源代码，通用的，通过xilinx验证，希望对大家有用。
上传时间： 2015-06-06
上传用户：zhangzhenyu
资源简介：“四位奇/偶判断电路”。（当输入的4位二进制数中有偶数个1时，电路输出为“1”，灯亮表示。）
上传时间： 2020-05-19
上传用户：sdfghfjmnmbjguy
资源简介：“四位奇/偶判断电路”。（当输入的4位二进制数中有偶数个1时，电路输出为“1”，灯亮表示。）
上传时间： 2020-05-19
上传用户：sdfghfjmnmbjguy
资源简介：基于单片机的液位控制系统毕业论文(设计)共48页这是一份非常不错的资料，欢迎下载，希望对您有帮助！
上传时间： 2022-03-14
上传用户：jiabin
资源简介：这是在人工神经网络中很重要的难点！就是权值的优化问题，我们采用遗传算法来实现选择好的权值
上传时间： 2016-09-22
上传用户：风之骄子
资源简介：本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
上传时间： 2013-12-17
上传用户：ynwbosss
资源简介：Verilog写的 8 位超前进位加法器
上传时间： 2017-07-01
上传用户：hustfanenze
资源简介：超前进位加法器的设计
上传时间： 2013-10-19
上传用户：shen_dafa
资源简介：VHDL实现的超前进位加法器
上传时间： 2015-03-04
上传用户：leehom61
资源简介：11,13,16位超前进位加法器的Verilog HDL源代码。
上传时间： 2013-12-28
上传用户：ouyangtongze
资源简介：超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.
上传时间： 2015-06-12
上传用户：希酱大魔王
资源简介：十六位超前进位加法器，Verilog HDL
上传时间： 2015-09-21
上传用户：wff
资源简介：一个超前进位加法器的Verilog实现，内含测试文件，可以综合，非常有参考价值
上传时间： 2014-01-04
上传用户：stella2015
资源简介：用Verilog语言实现了一个8bit的超前进位加法器，其中包括测试文件。
上传时间： 2013-12-19
上传用户：alan-ee
资源简介：超前进位加法器得VHDL实现小点资料代码
上传时间： 2016-02-06
上传用户：gaojiao1999
资源简介：两个4bit超前进位加法器实现8bit加法器
上传时间： 2016-06-20
上传用户：zhaiye
