DDS divider clock AHDL

资 源 简 介

DDS divider clock AHDL

您 可 能 感 兴 趣 的

• DDS divider clock AHDL
• VHDL code for a clock divider by 27 circuit with a resulting waveform with 50％ duty cycle..
• 此为DDS之简单的CLOCK初始设定,压缩档内包含keil C Uv2档以及.C档供DDS之初学者参考.
• 自己使用AHDL语言编写的24位累加器.主要使用于DDS
• 基于DSP和DDS的数字立体声调频发射系统
• 基才DSP、DDS和ARM的雷达中频信号模拟器设计与实现
• 基于FPGA的DDS信号源设计.rar
• 基于FPGA的DDS双通道波形发生器.rar
• 基于FPGA的DDS信号源的设计.rar
• 基于FPGA的数字化调频DDS系统设计