verilog编写

资 源 简 介

verilog编写，rtl风格，流水线设计，实现图像rgb格式到yuv格式的转换。

您 可 能 感 兴 趣 的

• 使用Verilog编写的同步FIFO
• verilog编写基于fpga的鉴相器模块
• verilog编写基于fpga的DDS实现
• verilog编写基于FPGA的示波器核心实现
• 很好的几个FPGA工程设计实例，Verilog编写
• verilog 编写的I2c协议程序
• 用verilog编写的多功能数字钟
• 这是一个很好的Verilog 编写的8位RISC CPU源码（可做为MCU）
• verilog编写实用多功能电子表
• 用verilog编写在FLEX10K上实现的简易CPU