破解进位专家

相 关 资 源

• 破解进位专家免费下载

  资源简介：破解进位专家，破解封包必须物品。请大家看看。

  标签： 破解 家 进位

  上传时间： 2017-06-13

  上传用户：hewenzhi

• 基于选择进位32位加法器的硬件电路实现免费下载

  资源简介：为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为...

  标签： 进位 加法器 硬件 电路实现

  上传时间： 2013-12-19

  上传用户：jshailingzzh

• 超前进位加法器的设计免费下载

  资源简介：超前进位加法器的设计

  标签： 进位 加法器

  上传时间： 2013-10-19

  上传用户：shen_dafa

• VHDL实现的超前进位加法器免费下载

  资源简介：VHDL实现的超前进位加法器

  标签： VHDL 进位 加法器

  上传时间： 2015-03-04

  上传用户：leehom61

• 超长整数运算相关——《进位制的高阶扩展》免费下载

  资源简介：超长整数运算相关——《进位制的高阶扩展》

  标签： 整数 扩展 运算 进位

  上传时间： 2013-12-24

  上传用户：jichenxi0730

• 11,13,16位超前进位加法器的Verilog HDL源代码。免费下载

  资源简介：11,13,16位超前进位加法器的Verilog HDL源代码。

  标签： Verilog HDL 11 13

  上传时间： 2013-12-28

  上传用户：ouyangtongze

• 这个是带输入的加法器vhdl代码,是带有输入端和进位的.免费下载

  资源简介：这个是带输入的加法器vhdl代码,是带有输入端和进位的.

  标签： vhdl 输入 加法器 代码

  上传时间： 2013-11-30

  上传用户：gxf2016

• 这个是带先行进位的加法器的vhdl代码,比较复杂,仅仅供大家参考.免费下载

  资源简介：这个是带先行进位的加法器的vhdl代码,比较复杂,仅仅供大家参考.

  标签： vhdl 进位 加法器 代码

  上传时间： 2014-01-03

  上传用户：klin3139

• Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方免费下载

  资源简介：Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序

  标签： Adder Ripple ripple Carry

  上传时间： 2015-05-13

  上传用户：我们的船长

• 超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.免费下载

  资源简介：超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.

  标签： 进位 加法器 源码 测试

  上传时间： 2015-06-12

  上传用户：希酱大魔王

• 本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.免费下载

  资源简介：本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

  标签： verilog 加法器 HDL 进位

  上传时间： 2013-12-17

  上传用户：ynwbosss

• 计算机组成原理的实验报告,包括 实验四 基本模型机设计与实现,实验一 运算器实验 （一） 算术逻辑运算器 实验一 运算器实验 （二） 进位控制实验 实验一 运算器实验 （三） 移位运算器实验免费下载

  资源简介：计算机组成原理的实验报告,包括 实验四 基本模型机设计与实现,实验一 运算器实验 （一） 算术逻辑运算器 实验一 运算器实验 （二） 进位控制实验 实验一 运算器实验 （三） 移位运算器实验 实验二 半导体存储器原理实验实验三 微程序控制器实验 包括...

  标签： 实验 运算器 计算机组成原理 实验报告

  上传时间： 2014-01-06

  上传用户：zhangzhenyu

• 十六位超前进位加法器免费下载

  资源简介：十六位超前进位加法器，Verilog HDL

  标签： 十六位 加法器 进位

  上传时间： 2015-09-21

  上传用户：wff

• 模型机综合设计——带进位运算指令的实现1、通过使用软件HKCPT的联机方式实现和脱机方式实现。 2、通过微单步、单拍调试免费下载

  资源简介：模型机综合设计——带进位运算指令的实现1、通过使用软件HKCPT的联机方式实现和脱机方式实现。 2、通过微单步、单拍调试，分析微指令时序和数据流程。

  标签： HKCPT 方式 模型 指令

  上传时间： 2014-01-18

  上传用户：qq1604324866

• 模型机综合设计——不带进位的与或运算指令的实现 1、通过使用软件HKCPT的联机方式实现和脱机方式实现。 2、通过微单步、单拍调试免费下载

  资源简介：模型机综合设计——不带进位的与或运算指令的实现 1、通过使用软件HKCPT的联机方式实现和脱机方式实现。 2、通过微单步、单拍调试，分析微指令时序和数据流程。

  标签： HKCPT 方式 模型 指令

  上传时间： 2015-11-08

  上传用户：zhoujunzhen

• 这是一个简单的进位制转换程序免费下载

  资源简介：这是一个简单的进位制转换程序，它的功能是可以把任何进位制的数字转换成十进位制。

  标签： 进位 转换 程序

  上传时间： 2015-11-24

  上传用户：coeus

• 多进位二进制转8421BCD免费下载

  资源简介：多进位二进制转8421BCD，具体实现是根据设计文档中的内容设计的

  标签： 8421 BCD 进位 二进制

  上传时间： 2014-11-30

  上传用户：cjf0304

• 一个超前进位加法器的Verilog实现免费下载

  资源简介：一个超前进位加法器的Verilog实现，内含测试文件，可以综合，非常有参考价值

  标签： Verilog 进位 加法器

  上传时间： 2014-01-04

  上传用户：stella2015

• 用Verilog语言实现了一个8bit的超前进位加法器免费下载

  资源简介：用Verilog语言实现了一个8bit的超前进位加法器，其中包括测试文件。

  标签： Verilog 8bit 语言 加法器

  上传时间： 2013-12-19

  上传用户：alan-ee

• 超前进位加法器得VHDL实现小点资料代码免费下载

  资源简介：超前进位加法器得VHDL实现小点资料代码

  标签： VHDL 进位 加法器 代码

  上传时间： 2016-02-06

  上传用户：gaojiao1999

• P43.0处理器穷举破解12位密码要165.23万年免费下载

  资源简介：P43.0处理器穷举破解12位密码要165.23万年

  标签： 165.23 43.0 处理器 破解

  上传时间： 2013-12-24

  上传用户：lijianyu172

• 在ISE下用verilog开发的16位进位现行加法器免费下载

  资源简介：在ISE下用verilog开发的16位进位现行加法器

  标签： verilog ISE 进位 加法器

  上传时间： 2013-12-17

  上传用户：维子哥哥

• 六十进制计数器.电子万年历是计数器的应用之一.年由月的十二进制计数器进位+1得到.月是日的三十进制计数器进位+1得到.日是小时的二十四进制计数器进位+1得到.小时是分的六十进制计数器进位+1得到.分是免费下载

  资源简介：六十进制计数器.电子万年历是计数器的应用之一.年由月的十二进制计数器进位+1得到.月是日的三十进制计数器进位+1得到.日是小时的二十四进制计数器进位+1得到.小时是分的六十进制计数器进位+1得到.分是秒的六十进制计数器进位+1得到.本程序基于VHDL.其开发环境...

  标签： 进位 十进制计数器 计数器 分

  上传时间： 2014-11-29

  上传用户：13215175592

• NOKIA一位专家写的WCDMA教程.对于想入门3G的很有帮组免费下载

  资源简介：NOKIA一位专家写的WCDMA教程.对于想入门3G的很有帮组

  标签： NOKIA WCDMA 家 教程

  上传时间： 2014-09-09

  上传用户：stewart·

• 微机原理课程设计报告 课题六：数字闹钟 1. 通过8253定时器产生秒脉冲定时中断。在中断服务程序中实现秒、分、小时的进位（24小时制）。 2. 将当前时分秒在七段LED显示器上显示（如：091免费下载

  资源简介：微机原理课程设计报告 课题六：数字闹钟 1. 通过8253定时器产生秒脉冲定时中断。在中断服务程序中实现秒、分、小时的进位（24小时制）。 2. 将当前时分秒在七段LED显示器上显示（如：091132）。 3. 可设置闹钟的时间当前值（对准时间）,设置闹铃时间,闹铃...

  标签： 8253 091 LED 微机原理

  上传时间： 2016-04-17

  上传用户：chens000

• 8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定免费下载

  资源简介：8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定，而不需要依赖低位进位

  标签： 进位 8位 加法器

  上传时间： 2016-04-25

  上传用户：王小奇

• 本程序完成带进位输入输出的四位二进制加法运算免费下载

  资源简介：本程序完成带进位输入输出的四位二进制加法运算，编程思想采用真值表转换成布尔方程式，利用循环语句将一位全加器编为四位加法器。

  标签： 程序 二进制 加法 进位

  上传时间： 2014-01-16

  上传用户：日光微澜

• 两个4bit超前进位加法器实现8bit加法器免费下载

  资源简介：两个4bit超前进位加法器实现8bit加法器

  标签： 4bit 8bit 加法器 进位

  上传时间： 2016-06-20

  上传用户：zhaiye

• 4bit ALU（运算逻辑单元）的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入免费下载

  资源简介：4bit ALU（运算逻辑单元）的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入，A和B分别是4位的数据输入，S0、S1、M分别为一位的功能选择输入信号；Cout是一位的进位输出，F是4为的运算结果输出。

  标签： 4bit ALU alu 运算

  上传时间： 2013-12-09

  上传用户：sevenbestfei

• 用VHADL和Verilog HDL实现带进位的8位加减法器。免费下载

  资源简介：用VHADL和Verilog HDL实现带进位的8位加减法器。

  标签： Verilog VHADL HDL 8位

  上传时间： 2016-07-12

  上传用户：bruce