verilog语言描述多时钟方法!!!强力推荐。
资源简介:verilog语言描述多时钟方法!!!强力推荐。
上传时间: 2016-01-27
上传用户:1583060504
资源简介:采用verilog语言描述的FIFO和双端口RAM源代码。
上传时间: 2014-01-19
上传用户:wxhwjf
资源简介:用verilog语言在fpga中实现fifo功能!
上传时间: 2015-05-02
上传用户:epson850
资源简介:流片过的risc_8051源代码 verilog语言描述的~
上传时间: 2013-11-30
上传用户:英雄
资源简介:verilog语言描述的USB 2.0接口和新功能固件。
上传时间: 2013-12-29
上传用户:xymbian
资源简介:verilog语言描述的Intel8255 IP Core,本人已经在某项目中经过了物理验证的,可直接用于FPGA综合或ASIC综合。
上传时间: 2013-12-18
上传用户:gonuiln
资源简介:基于quartus II软件 用verilog语言描述的74ls191
上传时间: 2017-04-29
上传用户:epson850
资源简介:基于quartus II软件 用verilog 语言描述的38译码器
上传时间: 2013-12-01
上传用户:wweqas
资源简介:基于quartus II软件 用verilog 语言描述的一个秒表
上传时间: 2014-01-08
上传用户:wpwpwlxwlx
资源简介:基于quartus II软件 用verilog 语言描述的精简指令CPU
上传时间: 2017-04-29
上传用户:gyq
资源简介:VHDL语言描述,时钟分频,给定CPLD试验板系统时钟设置50M,但由于本作品的需要,我们将系统时钟经过20分频得到DS18B20所需的工作时钟,大约为1.25M。
上传时间: 2014-12-06
上传用户:han_zh
资源简介:数据结构算法与应用--c++语言描述,适合学习数据结构的入门资料。
上传时间: 2013-12-19
上传用户:yuchunhai1990
资源简介:spi 通信的master部分使用的verilog语言实现,可以做为你的设计参考。module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata); input rstb,clk,mlb,start; input [7:0] tdat; //transmit data input [1:0] cdiv; /...
上传时间: 2022-02-03
上传用户:
资源简介:大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法
上传时间: 2013-09-04
上传用户:妄想演绎师
资源简介:大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法
上传时间: 2015-04-14
上传用户:wyc199288
资源简介:C语言圣经!!好书!!不信可以看看!! 别的不多说了
上传时间: 2015-07-11
上传用户:我们的船长
资源简介:用verilog hdl硬件描述语言实现多人抢答器功能,有计时,计分,报警等功能。
上传时间: 2015-11-25
上传用户:1427796291
资源简介:『数据结构-C++语言描述』围绕多数据集类-表、树、集合、图和字典来组织数据结构的学习。本书包括数据结构基本内容和面向对象程序设计方法两部分,给出了许多完整程序或程序段例子,并引入了描述算法负责度的大O方法。
上传时间: 2014-01-13
上传用户:cylnpy
资源简介:设计CPU方法及流程!verilog hdl
上传时间: 2016-03-30
上传用户:2404
资源简介:用verilog编辑的中值滤波器!语言旁表有注释方便理解!
上传时间: 2016-11-26
上传用户:frank1234
资源简介:本书简要介绍了verilog硬件描述语言的基础知识,包括语言的基本内容和基本结构 ,以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例,帮助读者掌握语言本身和建模方法,对实际数字系统设计也很有帮助。
上传时间: 2014-01-22
上传用户:cainaifa
资源简介:本书简要介绍了verilog硬件描述语言的基础知识,包括语言的基本内容和基本结构 ,以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例,帮助读者掌握语言本身和建模方法,对实际数字系统设计也很有帮助。本书是verilog HDL的初级读本,适用...
上传时间: 2013-12-20
上传用户:vodssv
资源简介:采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下: 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道(ch1、ch2、ch3、ch4),每个通道配备100 Bytes的RAM,当存满...
上传时间: 2013-12-25
上传用户:zycidjl
资源简介:关于SPI串口的内核实现(分别使用verilog和vhdl语言描述的),适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈
上传时间: 2022-05-17
上传用户:
资源简介:最小M段和问题! 这个是用动态规划实现的! 自顶向下的备忘录方法实现的!
上传时间: 2015-02-13
上传用户:mhp0114
资源简介:c语言四则运算 有加减乘除的优先级!
上传时间: 2013-12-26
上传用户:徐孺
资源简介:这是一个C语言程序!是一个用语言做的小程序小程序!
上传时间: 2013-12-22
上传用户:亚亚娟娟123
资源简介:verilog硬件描述语言教程.rar
上传时间: 2014-12-04
上传用户:小码农lz
资源简介:C语言实现的矩阵的常用计算!包括:矩阵乘法,加法,求逆,转置,开方等等!
上传时间: 2015-03-14
上传用户:1079836864
资源简介:数据挖掘c4.5算法(vc语言版本)欢迎大家下载测试!!!!
上传时间: 2014-11-27
上传用户:咔乐坞