在算法级对用多进程实现移位加法器

相 关 资 源

• 在算法级对用多进程实现移位加法器免费下载

  资源简介：在算法级对用多进程实现移位加法器，已经验证

  标签： 算法级 移位 加法器 进程

  上传时间： 2014-09-02

  上传用户：秦莞尔w

• 用多进程同步方法解决生产者-消费者问题 设计目的:通过研究Linux 的进程机制和信号量实现生产者消费者问题的并发控制. 说明:有界缓冲区内设有20个存储单元,放入/取出的数据项设定为1-20这2免费下载

  资源简介：用多进程同步方法解决生产者-消费者问题 设计目的:通过研究Linux 的进程机制和信号量实现生产者消费者问题的并发控制. 说明:有界缓冲区内设有20个存储单元,放入/取出的数据项设定为1-20这20个整型数. 设计要求:(1)每个生产者和消费者对有界缓冲区进行操作...

  标签： Linux 进程 20 机制

  上传时间： 2016-03-09

  上传用户：xiaohuanhuan

• 用多进程同步方法解决生产者——费者问题 设计目的：通过研究Linux 的进程机制和信号量实现生产者消费者问题的并发控制. 说明：有界缓冲区内设有20个存储单元免费下载

  资源简介：用多进程同步方法解决生产者——费者问题 设计目的：通过研究Linux 的进程机制和信号量实现生产者消费者问题的并发控制. 说明：有界缓冲区内设有20个存储单元，放入/取出的数据项设定为1-20这20个整型数. 设计要求： (1)每个生产者和消费者对有界缓冲区进...

  标签： Linux 进程 机制 信号量

  上传时间： 2016-07-11

  上传用户：源码3

• 在WINDOWS平台下用VC+MSTUDIO实现信号处理中的信号滤波算法,程序实现了巴特沃斯高通,低通,带通等滤波算法.免费下载

  资源简介：在WINDOWS平台下用VC+MSTUDIO实现信号处理中的信号滤波算法,程序实现了巴特沃斯高通,低通,带通等滤波算法.

  标签： WINDOWS MSTUDIO VC 信号处理

  上传时间： 2015-08-17

  上传用户：cx111111

• 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用...

  标签： CPLD VHDL 芯片 时钟源

  上传时间： 2014-01-02

  上传用户：LIKE

• 多进程实现现代优化算法包括采用SSS的局部搜索、禁忌搜索算法和模拟退火算法的控制台免费下载

  资源简介：多进程实现现代优化算法包括采用SSS的局部搜索、禁忌搜索算法和模拟退火算法的控制台

  标签： SSS 进程 优化算法 局部

  上传时间： 2014-01-03

  上传用户：cuibaigao

• 常用数字逻辑功能都在CPLD器件上用VHDL语言实现免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点

  标签： CPLD VHDL 数字逻辑 器件

  上传时间： 2013-08-11

  上传用户：hn891122

• 用多态实现的画图小程序免费下载

  资源简介：用多态实现的画图小程序，学习用！

  标签： 画图 程序

  上传时间： 2015-01-08

  上传用户：heart520beat

• 在delphi下对串口编程,实现与下位计的通信,并实时接收下位计数据,并保存到数据库中免费下载

  资源简介：在delphi下对串口编程,实现与下位计的通信,并实时接收下位计数据,并保存到数据库中

  标签： delphi 串口编程 通信 实时接收

  上传时间： 2015-03-25

  上传用户：498732662

• 一篇关于DSP芯片的定点运算的文章 对用定点dsp实现浮点运算大有帮助免费下载

  资源简介：一篇关于DSP芯片的定点运算的文章 对用定点dsp实现浮点运算大有帮助

  标签： DSP dsp 芯片 定点运算

  上传时间： 2014-01-14

  上传用户：gaome

• 操作系统作业：由多进程实现生产者和消费者的同步。由于不是多线程免费下载

  资源简介：操作系统作业：由多进程实现生产者和消费者的同步。由于不是多线程，因此通过共享内存实现。互斥访问通过信号量实现。

  标签： 操作系统 多线程 进程

  上传时间： 2014-01-25

  上传用户：无聊来刷下

• C数值算法程序大全 用C语言实现的数值算法免费下载

  资源简介：C数值算法程序大全 用C语言实现的数值算法

  标签： 数值算法 C语言 程序

  上传时间： 2016-03-19

  上传用户：royzhangsz

• 用多进程同步方法解决生产者——消费者问题免费下载

  资源简介：用多进程同步方法解决生产者——消费者问题，进行一个完整的程序

  标签： 进程

  上传时间： 2016-07-25

  上传用户：talenthn

• 在quartus软件下用VHDL语言实现DDS免费下载

  资源简介：在quartus软件下用VHDL语言实现DDS，可产生正弦，余弦，方波，三角波以及锯齿波。

  标签： quartus VHDL DDS 软件

  上传时间： 2013-12-27

  上传用户：WMC_geophy

• 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点

  标签： CPLD VHDL 芯片 时钟源

  上传时间： 2013-12-26

  上传用户：qwe1234

• 在Linux下进行的多进程通信中的Tcp服务端程序免费下载

  资源简介：在Linux下进行的多进程通信中的Tcp服务端程序

  标签： Linux Tcp 进程 服务端

  上传时间： 2014-01-12

  上传用户：SimonQQ

• 在LINUX环境下用C语言实现获得CPU的使用率免费下载

  资源简介：在LINUX环境下用C语言实现获得CPU的使用率

  标签： LINUX CPU C语言 环境

  上传时间： 2017-04-13

  上传用户：小儒尼尼奥

• 在SYMBIAN平台上用OPEN C实现的一个FTP客户程序免费下载

  资源简介：在SYMBIAN平台上用OPEN C实现的一个FTP客户程序

  标签： SYMBIAN OPEN FTP 程序

  上传时间： 2017-05-14

  上传用户：lnnn30

• 在msp430f149环境下,用iar编译,实现ADC转换免费下载

  资源简介：在msp430f149环境下,用iar编译,实现ADC转换

  标签： 430f f149 msp 430

  上传时间： 2013-12-20

  上传用户：bruce5996

• 用C语言实现的乘法器免费下载

  资源简介：用C语言实现的乘法器

  标签： C语言 乘法器

  上传时间： 2013-12-08

  上传用户：moerwang

• 本文件包是在MAX+plus II 软件环境下实现半加器的逻辑功能免费下载

  资源简介：本文件包是在MAX+plus II 软件环境下实现半加器的逻辑功能

  标签： plus MAX II 软件环境

  上传时间： 2014-01-15

  上传用户：磊子226

• 本文件包是在MAX+plus II 软件环境下实现全加器的逻辑功能免费下载

  资源简介：本文件包是在MAX+plus II 软件环境下实现全加器的逻辑功能

  标签： plus MAX II 软件环境

  上传时间： 2016-01-09

  上传用户：jing911003

• 用VHDL语言实现的除法器免费下载

  资源简介：用VHDL语言实现的除法器，可以处理非整除运算。精度0.004

  标签： VHDL 语言 除法器

  上传时间： 2014-01-26

  上传用户：kr770906

• 用VHDL语言实现半加器。已经通过编译和仿真免费下载

  资源简介：用VHDL语言实现半加器。已经通过编译和仿真

  标签： VHDL 语言 半加器 仿真

  上传时间： 2013-12-30

  上传用户：cc1915

• 在FPGA实现的加法器实现的Veilog代码免费下载

  资源简介：在FPGA实现的加法器实现的Veilog代码，应用软件为赛林思公司的ISE9.1

  标签： Veilog FPGA 加法器 代码

  上传时间： 2017-05-16

  上传用户：youlongjian0

• verilog shi 实现的加法器（8位）适用于初学asic免费下载

  资源简介：verilog shi 实现的加法器（8位）适用于初学asic

  标签： verilog asic shi 8位

  上传时间： 2015-06-02

  上传用户：一诺88

• 一个用VHDL语言编写的加法器免费下载

  资源简介：一个用VHDL语言编写的加法器，希望大家能够得到启示。

  标签： VHDL 语言 编写 加法器

  上传时间： 2014-02-22

  上传用户：wanghui2438

• 是一個用verilog寫成的加法器電路,可把七個元件加起來免费下载

  资源简介：是一個用verilog寫成的加法器電路,可把七個元件加起來

  标签： verilog 加法器 元件

  上传时间： 2014-01-07

  上传用户：zhangzhenyu

• 本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。免费下载

  资源简介：本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。

  标签： 加法器 程序 二进制 8位

  上传时间： 2014-11-29

  上传用户：270189020

• 两个4bit超前进位加法器实现8bit加法器免费下载

  资源简介：两个4bit超前进位加法器实现8bit加法器

  标签： 4bit 8bit 加法器 进位

  上传时间： 2016-06-20

  上传用户：zhaiye