adder4 hdl ok in Quartus II 5.1
资源简介:adder4 hdl ok in Quartus II 5.1
上传时间: 2015-12-20
上传用户:caiiicc
资源简介:cmi encoder and decoder ok in Quartus ii 5.1
上传时间: 2013-12-25
上传用户:脚趾头
资源简介:此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. Verilog hdl语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7128SLC84-10芯片中通过. 文件中有详细的注解. 此模块具有对于PS/2时钟和数据线的滤波功能,这...
上传时间: 2017-02-20
上传用户:集美慧
资源简介:My first project written in Quartus II by using Vhdl, executed some tasks that display word on 7-segments LED through the simulated 5-to-1 multiplexer. My code is easy to acquire and may be help usefull.
上传时间: 2014-01-21
上传用户:chenlong
资源简介:使用Quartus II 5.0开发指导手册
上传时间: 2014-01-16
上传用户:zhaiyanzhong
资源简介:Quartus II 5.0下写的一个单总线架构的CPU设计,包括控制器、运算器、译码电路等。模拟的时钟脉冲也给出。已经通过Quartus II 5.0运行。可以给需要设计总线架构CPU的同学一点参考。
上传时间: 2013-12-10
上传用户:familiarsmile
资源简介:在Quartus 11 5.1 里用Vhdl编写的正弦波发生器,经过仿真通过
上传时间: 2014-01-09
上传用户:leehom61
资源简介:基于Quartus II 5.0编写的正弦波发生器,可控频率,用vhdl编写的
上传时间: 2014-01-17
上传用户:hjshhyy
资源简介:Quartus ii 7.1 7.0crack
上传时间: 2016-10-22
上传用户:13215175592
资源简介:在 Quartus II 7.1平台下,用VLDL写的一个计时器的程序
上传时间: 2017-03-02
上传用户:稀世之宝039
资源简介:在Quartus II 5.0环境下,开发此出租车计费系统,可以对出租车的不同情况计费,精确至0.5元
上传时间: 2014-01-14
上传用户:3到15
资源简介:Compact Flash Support For Nios II 5.0, To download supporting materials for this new Compact Flash support, download the following .zip file, extract to a computer with Quartus II 5.0 & Nios II 5.0 installed, and proceed to use the hardware...
上传时间: 2016-02-13
上传用户:gmh1314
资源简介:ISO-15693 识别卡,无触点的集成电路卡 第2部分
上传时间: 2013-07-27
上传用户:eeworm
资源简介:并入串出移位寄存器和8路并行输出串行移位寄存器的Vhdl代码,经Quartus II 5.1验证可用
上传时间: 2013-12-26
上传用户:D&L37
资源简介:1)Learn more about the capabilities in Quartus: 2)Learn to use different design entry techniques 2)Design entry methods available within Quartus Text editor,Block diagram/schematic file editor, Quartus interface with design entry/synthes...
上传时间: 2014-01-18
上传用户:yxgi5
资源简介:基于Verilog-hdl的硬件电路的实现 9.5 脉冲周期的测量与显示 9.5.1 脉冲周期的测量原理 9.5.2 周期计的工作原理 9.5.3 周期测量模块的设计与实现 9.5.4 forever循环语句的使用方法 9.5.5 disable禁止语句的使用方法 9....
上传时间: 2015-09-16
上传用户:皇族传媒
资源简介:摘 要 I Summary II 1.系统概述 1 1.1 系统及需求分析 1 1.1.1 系统需求 1 1.1.2可行性分析 1 1.2系统设计的背景 5 1.3系统的功能简介 8 1.4系统开发的目标 10 2. 系统分析 11 2.1业务流程分析 11 2.2数据流程分析: 13 2.3数据存储分析:...
上传时间: 2015-10-23
上传用户:aa17807091
资源简介:使用Quartus II设计并制作一台出租车计价器不同情况具有不同的收费标准行驶公里: 在行车三千米以内时,按起步价10元收费,超过3千米部分,以每千米1.6元计算。 l 途中等待(>2min 开始收费) 在等待时间小于2分钟以内时不收取额外费用,大于2分钟,按每...
上传时间: 2013-12-11
上传用户:英雄
资源简介:这是一个用Verilog hdl语言编写的交通灯程序。可以用Quartus II运行。
上传时间: 2014-01-13
上传用户:tonyshao
资源简介:This diskette (version 1.0) contains demonstration programs and source codes in MATLAB (v.5.2) for algorithms listed in the textbook Global Positioning Systems, Inertial Navigation, and Integration, by M. S. Grewal, Lawrence Weill, and A. P...
上传时间: 2016-10-20
上传用户:坏天使kk
资源简介:Verilog hdl 在Quartus II下的编译和仿真顺序
上传时间: 2014-01-14
上传用户:aix008
资源简介:Quartus appendix - Can be useful if you start using Quartus II to code in verilog
上传时间: 2017-09-01
上传用户:cuiyashuo
资源简介:Quartus II 11.0的安装使用指南,从Quartus II 5.0开始使用,几年时间软件版本增长较快,中间若干版本还没来得及体验,现已是12.0版。不过对于软件核心构架而言,万变不离其宗,不一定要追求最新。从使用体会来说,11.0版还不错。下面介绍其安装和使用。
上传时间: 2015-04-17
上传用户:朱林森1
资源简介:电子书-Altera FPGA_CPLD设计 Quartus ii软件FPGA设计 基础篇+高级篇合集
上传时间: 2022-02-16
上传用户:
资源简介:nios ii 入门手册中文版 一、建立Quartus ii工程 首先,双击Quartus ii 9.1图标打开软件,界面如下图1.1所示 1.1 新建工程 (1) 点击file –>New Project Wizard 出现图1.2所示的对话框。 (2) 点击Next。如图1.3所示:第一行是工程的路径,二...
上传时间: 2014-12-25
上传用户:cx111111
资源简介:/* * EULER S ALGORITHM 5.1 * * TO APPROXIMATE THE SOLUTION OF THE INITIAL VALUE PROBLEM: * Y = F(T,Y), A<=T<=B, Y(A) = ALPHA, * AT N+1 EQUALLY SPACED POINTS IN THE INTERVAL [A,B]. * * INPUT: ENDPOINTS A,B INITIAL CONDITION ALPHA INTE...
上传时间: 2015-08-20
上传用户:zhangliming420
资源简介:设计输入 ! 多种设计输入方法 – Quartus II • 原理图式图形设计输入 • 文本编辑 – Ahdl, Vhdl, Verilog • 内存编辑 – Hex, Mif – 第三方工具 • EDIF • hdl • VQM – 或采用一些别的方法去优化和提高输入的灵活...
上传时间: 2014-01-04
上传用户:love_stanford
资源简介:使用Quartus II设计FPGA的应用设计实例  “\Example-b3-1\uart_regs\src”目录下为设计源文件  “\Example-b3-1\uart_regs\core”目录下为Altera的IP宏功能模块  “\Example-b3-1\uart_regs\sim\funcsim”目录下为功能仿真文件 &...
上传时间: 2016-07-18
上传用户:wlcaption
资源简介:文通过ALTERA公司的Quartus II软件,用Verilog hdl语言完成多功能数字钟的设计。主要完成的功能为:计时功能,24小时制计时显示;通过七段数码管动态显示时间;校时设置功能,可分别设置时、分、秒;跑表的启动、停止 、保持显示和清除。
上传时间: 2013-12-09
上传用户:皇族传媒
资源简介:这是利用Quartus II软件设计的数码管显示与控制功能,包括1.无选位的3位显示2.带选位的3位数码管稳定显示3.带有清零和暂停的3位数码管计数
上传时间: 2013-12-20
上传用户:13188549192