verilog HDL显示模块verilog HDL显示模块verilog HDL显示模块

资 源 简 介

verilog HDL显示模块verilog HDL显示模块verilog HDL显示模块

您 可 能 感 兴 趣 的

• verilog HDL显示模块verilog HDL显示模块verilog HDL显示模块
• 本程序包含：EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块（eeprom_wr.v）、信号产生模块（signal.v）和顶层模块(top.v)
• 基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 　　9.3.1 脉冲计数器的工作原理 　　9.3.2 计数模块的设计与实现 　　9.3.3 parameter的使用
• 基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 　　9.4.1 脉冲频率的测量原理 　　9.4.2 频率计的工作原理 　　9.4.3 频率测量模块的设计与实现
• 基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示 　　9.5.1 脉冲周期的测量原理 　　9.5.2 周期计的工作原理 　　9.5.3 周期测量模块的设计与实现
• 数字时钟显示模块,用VERILOG HDL 实现
• 基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示 　　9.6.1 脉冲高电平和低电平持续时间测量的工作原理 　　9.6.2 高低电平持续时间测量模
• 此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块
• Verilog HDL 程序 双路脉冲发生器的代码 包含了键盘控制
• 在显示器上显示汉字,在FPGA上实现,使用Verilog HDL 设计,完全可是直接使用