加湿器程序源代码,4位机,tenx tm8726
资源简介:加湿器程序源代码,4位机,tenx tm8726
上传时间: 2013-12-20
上传用户:coeus
资源简介:这是一个4位机的程序,有keybord,interrupt,display,
上传时间: 2015-08-13
上传用户:z754970244
资源简介:利用软件编写的I2C传输界面程序,适用于现有4位机等汇编语言中!
上传时间: 2013-12-25
上传用户:liuchee
资源简介:D12 USB 驱动程序,加51源理图,加上位机测试程序,与驱动程序
上传时间: 2013-12-08
上传用户:牧羊人8920
资源简介:十六进制编辑器程序源代码,把任意文件可以16进制打开
上传时间: 2013-12-01
上传用户:黑漆漆
资源简介:OICQ探索器程序源代码可找出自己的oicq所使用的端口号 可找出在线好友的ip
上传时间: 2015-10-17
上传用户:gxf2016
资源简介:文件分割器程序源代码 文件分割器程序源代码
上传时间: 2016-04-17
上传用户:努力努力再努力
资源简介:加湿器。功能净化空气。成本低。数码管显示。
上传时间: 2016-07-27
上传用户:181992417
资源简介:基于51系列单片机的超声波测距壁障程序 采用4位共阴数码管显示
上传时间: 2014-01-06
上传用户:helmos
资源简介:一种华邦芯片资料,少见,4位机,功能强大,4位机的FLASH,自己感觉用起来不错,
上传时间: 2016-11-15
上传用户:xc216
资源简介:温度加湿器,单片机课设,期末做的
上传时间: 2017-02-02
上传用户:tonyshao
资源简介:本程序是4位七段显示、3x3键扫实验,正确无误。
上传时间: 2013-12-27
上传用户:luke5347
资源简介:本程序为集中抄表系统中低压电力线载波数据采集器程序源代码
上传时间: 2014-11-01
上传用户:lvzhr
资源简介:GB 4706.48-2009 家用和类似用途电器的安全 加湿器的特殊要求
上传时间: 2020-05-30
上传用户:下壹站興福
资源简介:网络通信中的MII接口 通常将4位nibble数据送出,此程序将4位数据组合成8位数据并行输出(8比特==1个字节)。。完全可用 同时包含84转换
上传时间: 2017-07-04
上传用户:ztj182002
资源简介:数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码
上传时间: 2014-01-06
上传用户:许小华
资源简介:4位八段数码管的十进制加计数仿真实验,程序采用汇编语言编写。此程序在仿真软件上与EDN-51实验板上均通过。仿真图中的数码管位驱动采用74HC04,如按EDN-51板上用想同的PNP三极管驱动在仿真软件上则无法正常显示。程序共分5块,STAR0为数据初始化,STAR2为计...
上传时间: 2013-10-11
上传用户:sssl
资源简介:4位全加器原码,包括仿真码和4位计数器码。
上传时间: 2015-09-25
上传用户:a673761058
资源简介:这是一个C51的时钟程序源代码.程序用P0口输出段码,P1口输出位码,四位显示,用PC机校时.
上传时间: 2013-12-19
上传用户:haoxiyizhong
资源简介:4位乘法器,4位除法器 8位数据锁存器,8位相等比较器,带同步复位的状态 机,元件例化与层次设计,最高优先级编码器
上传时间: 2014-12-07
上传用户:pompey
资源简介:用VHDL设计一个4位二进制并行半加器,要求将被加数、加数和加法运算和用动态扫描的方式共阴数码管一同时显示出
上传时间: 2014-11-24
上传用户:haohaoxuexi
资源简介:知识要点:理解熟悉散转结构的程序 运行结果:按P3.2 或3.3(低4 位的任意一个键盘)第一位数码管加1 直到9 循环 开始显示0把P3 送OFH,判断有没有按键,没有则反复循环,有按R0 加1,如到10 那么则清除, 最后根据R0 的值散转.
上传时间: 2015-11-07
上传用户:从此走出阴霾
资源简介:430源代码 调试程序 框架程序 异步串行通信程序(点对点通信) 异步串行通信程序(地址位模式多机通信) 异步串行通信程序(空闲模式多机通信) 定时中断程序
上传时间: 2014-01-17
上传用户:zhengjian
资源简介:注册机源代码: 这是一个完整的基于Wince 4.1图形图象,网络通讯(C/S)模式下的商用程序源代码包.
上传时间: 2013-12-19
上传用户:lwwhust
资源简介:4位数值比较器MC14585B.能够将两个输入信号比较的各种情况送到输出端口上.本程序基于VHDL语言,开发环境是MAXPLUS2
上传时间: 2016-03-09
上传用户:363186
资源简介:三位全加器的源代码,和测试代码,用Verilog HDL实现的!
上传时间: 2013-12-22
上传用户:erkuizhang
资源简介:这是一个4位全加器,用一个1位半价做的一位全加,然后做成的四位半加。
上传时间: 2016-04-30
上传用户:上善若水
资源简介:用VHDL语言采用串行方法实现用1位全加器实现4位全加器
上传时间: 2016-05-27
上传用户:hongmo
资源简介:本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。
上传时间: 2014-11-29
上传用户:270189020
资源简介:8*8乘法器及其测试:采用booth编码的乘法器:1. ultipler_quick_add_4 即4位的并行全加器,在这里主要起了两个作用:第一个是在求部分积单元时,当编码为3x时用来输出部分积;另外一个是在将部分积加起来时,求3到6位时所用到。 2. ultiplier_quick_add_5...
上传时间: 2016-07-12
上传用户:zhaiye