数码管8位秒表计时器,采用c51语言编写,在51单片机上可以运行
资源简介:数码管8位秒表计时器,采用c51语言编写,在51单片机上可以运行
上传时间: 2017-04-11
上传用户:lixinxiang
资源简介:双数码管可调秒表,。由于单片机I/O资源足够,所以双数码管可接成静态显示方式,两个共阴数码管分别接在P1(秒十位)和P2(秒个位)口,它们的共阴极都接地,安排两个按键接在P3.2(十位数调整)和P3.3(个位数调整)上,为了方便计时,选用12MHz的晶体。为了...
上传时间: 2017-04-12
上传用户:星仔
资源简介:基于51系列单片机实现8字数码管对时钟秒表的显示
上传时间: 2015-03-12
上传用户:a6697238
资源简介:这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑...
上传时间: 2015-07-23
上传用户:李梦晗
资源简介:拨码开关实验 拨码开关8 位0 1 状态在8 位7 段数码管相应位上显示0 或1。
上传时间: 2013-12-14
上传用户:athjac
资源简介:单片机C语言学习好资料 前言 2 基础知识:单片机编程基础 2 第一节:单数码管按键显示 4 第二节:双数码管可调秒表 6 第三节:十字路口交通灯 6 第四节:数码管驱动 7 第五节:键盘驱动 8 第六节:低频频率计 14 第七节:电子表 17 第八节:串行口...
上传时间: 2014-01-18
上传用户:gdgzhym
资源简介:最高优先级编码器 8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述 8位总线收发器:74245 (注2) 地址译码(for m68008) 多路选择器(使用select语句) LED七段译码 多路选择器(使用if-else语句) 双2-4译码器:74139 多路选择器...
上传时间: 2015-04-11
上传用户:tianyi223
资源简介:8位大小比较器的VHDL源代码,Magnitude Comparator VHDL description of a 4-bit magnitude comparator with expansion inputs
上传时间: 2015-04-15
上传用户:guanliya
资源简介:我自己写的一个电子时钟,带秒表,计时器,和简单的计算器功能,供初学者参考
上传时间: 2015-06-01
上传用户:whenfly
资源简介:用VHDL编写的8位全加器,数字分频器等程序
上传时间: 2013-12-16
上传用户:ztj182002
资源简介:8位相等比较器,比较8位数是否相等 -- 8-bit Identity Comparator -- uses 1993 std VHDL -- download from www.pld.com.cn & www.fpga.com.cn
上传时间: 2015-07-02
上传用户:colinal
资源简介:自制完全成功!!!!ADC0809时钟直接使用AT89C51的ALE信号2MHz P1口段码,P2.0-3位码(P2.0为最右边数码管的位码) P0口数据输入 通道0输入,ADC0809中ST和ALE---P3.0,EOC---P3.2,CLK---ALE.OE---P3.1*/
上传时间: 2015-09-12
上传用户:qoovoop
资源简介:4位乘法器,4位除法器 8位数据锁存器,8位相等比较器,带同步复位的状态 机,元件例化与层次设计,最高优先级编码器
上传时间: 2014-12-07
上传用户:pompey
资源简介:本秒表计时器用于体育竞赛及各种要求有较精确时的各领域。此计时器是用一块专用的芯片,用VHDL语言描述的。它除开关、时钟和显示功能以外,它还包括1/100s计时器所有的控制和定时功能,其体积小,携带方便。
上传时间: 2013-12-23
上传用户:zsjzc
资源简介:设计一个字节(8 位)比较器。 要求:比较两个字节的大小,如a[7:0]大于 b[7:0]输出高电平,否则输出低电平,改写测试 模型,使其能进行比较全面的测试 。
上传时间: 2015-11-07
上传用户:manking0408
资源简介:用verlog语言编的一些基础实验,适合于FPGA/CPLD的初学者。内容包括8位优先编码器,乘法器,除法器,多路选择器,二进制转BCD码,加法器,减法器等等。
上传时间: 2013-12-29
上传用户:siguazgb
资源简介:成都理工大学基于MAXPLUS II 的设计过程报告内涵有源程序及设计过程中的调试:在文本编辑窗口中输入二进制8位优先编码器的程序; 3设计驱动显示程序如下: 5采用原理图方式设计如下: 6引角分配图如下: 7仿真结果如下:
上传时间: 2014-12-02
上传用户:zhuoying119
资源简介:LED数码管动态显示函数 定时器 T1 ,A组比较中断产生5mS周期性中断 在中断里刷新显示
上传时间: 2015-12-14
上传用户:天涯
资源简介:TLC5620是TI公司的8位DA转换器,经验证,该程序是正确的。
上传时间: 2014-01-27
上传用户:zhuoying119
资源简介:2级流水线实现的8位全加器的VHDL代码,适用于altera系列的FPGA/CPLD
上传时间: 2014-06-15
上传用户:zhanditian
资源简介:设计题目:8位数字抢答器的设计设计题目:8位数字抢答器的设计
上传时间: 2016-01-30
上传用户:asdkin
资源简介:VHDL的44个实例 包括:8位相等比较器、步进电机控制器、移位寄存器等
上传时间: 2013-12-13
上传用户:lizhen9880
资源简介:8位移位寄存器,当高电平来时移入下一位!
上传时间: 2013-12-01
上传用户:sk5201314
资源简介:秒表计时器的verilog实现,是一个教授发表的学术论文。有点参考意义。
上传时间: 2016-07-05
上传用户:大三三
资源简介:最高优先级编码器 8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述
上传时间: 2014-01-23
上传用户:xymbian
资源简介:这是利用AT89C2051中的比较器和软件实现的8位AD转换器。
上传时间: 2016-08-26
上传用户:咔乐坞
资源简介:8位AD转换器的使用加液晶显示,转换器是八通道并行转换器
上传时间: 2014-01-21
上传用户:一诺88
资源简介:万年历数码管实现 用单片机 译码器 实现的
上传时间: 2016-10-27
上传用户:shawvi
资源简介:8位优先编码器 verilog CPLD EPM1270 源代码
上传时间: 2013-12-18
上传用户:gtf1207
资源简介:定时器0中断, 用于数码管的动态扫描 定时器1中断, 用于产生0.01s的时钟
上传时间: 2013-12-24
上传用户:zhouli