对频率计闸门处复杂逻辑关系的处理

资 源 简 介

对频率计闸门处复杂逻辑关系的处理，有启动信号，时标信号，标志信号，读信号

您 可 能 感 兴 趣 的

• 对频率计闸门处复杂逻辑关系的处理
• 频率计 闸门时间0.1s 1s 10s 频率范围0~99khz 可以切换 里面有四个源程序
• 可编程逻辑设计的程序！24位十进制频率计！可使ＥＤＡ实验年箱测量指定频率！
• 利用超高速硬件描述语言(VHDL)在现场可编程逻辑门阵列(FPGA)上编程实现的纯数字式等精度频率计
• 简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块
• 数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间（闸门时间）内
• 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序
• 基于FPGA的全同步数字频率计的设计.rar
• 基于FPGA的全同步数字频率计的设计
• 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计