简易数字钟： 采用分成次设计

资 源 简 介

简易数字钟： 采用分成次设计，实现时分秒显示，下载到CYLONE 在线编程版上 用试验箱的七段译码管显示

您 可 能 感 兴 趣 的

• 本程序能够实现对数字分向码产生的功能
• 用VHDL编写的8位全加器,数字分频器等程序
• 同步数字复接的设计及其FPGA实现 在简要介绍同步数字复接基本原理的基础上
• 基于FPGA的光纤通信系统中帧同步头检测设计
• 基于FPGA的光纤通信系统中帧同步头检测设计
• 基于分块的多尺度小波频域数字水印
• 数字电路讲座:寄存器计数器分频器
• 基于HVS的空域分块数字水印技术
• Flash MX中文版网页动画的源代码集合,有8个网页特效,分别是:百页窗,变幻按钮,变幻数字,晨光,冲击波,大雪纷飞,弹出式菜单,淡入淡出.
• 1、 具有以数字形式显示时、分、秒的功能。 2、 小时计时要求为“１２翻１”