用VHDL设计的3-8译码器

相 关 资 源

• 用VHDL设计的3-8译码器免费下载

  资源简介：用VHDL设计的3-8译码器，精简~！

  标签： VHDL 译码器

  上传时间： 2014-01-27

  上传用户：chens000

• VHDL的3-8译码器免费下载

  资源简介：VHDL的3-8译码器

  标签： VHDL 译码器

  上传时间： 2014-01-03

  上传用户：llandlu

• 这是老师给的3—8译码器的源程序免费下载

  资源简介：这是老师给的3—8译码器的源程序，自己刚才调试过了，真的成功了，哈哈……，有需要就看看吧

  标签： 译码器 源程序

  上传时间： 2014-07-26

  上传用户：星仔

• max-plus2 编写的3-8译码器免费下载

  资源简介：max-plus2 编写的3-8译码器

  标签： max-plus 编写 译码器

  上传时间： 2016-05-17

  上传用户：小眼睛LSL

• 本文件是利用verilog实现的3-8译码器免费下载

  资源简介：本文件是利用verilog实现的3-8译码器

  标签： verilog 译码器

  上传时间： 2013-12-16

  上传用户：ecooo

• 利用CASE语句的3-8译码器,3个为数据输入,3个为控制端,分别为S1,S2,S3,输出数据为八位免费下载

  资源简介：利用CASE语句的3-8译码器,3个为数据输入,3个为控制端,分别为S1,S2,S3,输出数据为八位

  标签： CASE 译码器 数据 控制

  上传时间： 2017-01-23

  上传用户：lwwhust

• 练习用VHDL设计逻辑免费下载

  资源简介：练习用VHDL设计逻辑，用VHDL设计一个3-8译码器，对其进行时序仿真

  标签： VHDL 逻辑

  上传时间： 2014-01-15

  上传用户：1966640071

• 译码器的逻辑功能是将已赋予特定含义的一组二进制输入代码的原意"翻译"出来,变成对应的输出高低电平信号.该程序为3-8译码器.基于VHDL,其开发环境是MAXPLUS2.免费下载

  资源简介：译码器的逻辑功能是将已赋予特定含义的一组二进制输入代码的原意"翻译"出来,变成对应的输出高低电平信号.该程序为3-8译码器.基于VHDL,其开发环境是MAXPLUS2.

  标签： MAXPLUS VHDL 译码器 二进制

  上传时间： 2013-12-23

  上传用户：lepoke

• 这是用VHDL语言编写的3-8编码器免费下载

  资源简介：这是用VHDL语言编写的3-8编码器，可以看到程序简单可行

  标签： VHDL 语言 编写 编码器

  上传时间： 2017-01-19

  上传用户：爱死爱死

• 采用CASE语句设计3-8译码器的示例程序免费下载

  资源简介：采用CASE语句设计3-8译码器的示例程序

  标签： CASE 译码器 程序

  上传时间： 2013-12-23

  上传用户：Late_Li

• 1、本程序模仿3/8译码器的功能 2、由拨码开关输入免费下载

  资源简介：1、本程序模仿3/8译码器的功能 2、由拨码开关输入，led输出。

  标签： 程序 模 拨码开关 译码器

  上传时间： 2015-09-09

  上传用户：caixiaoxu26

• 3-8译码器学校课程设计上载以大家共享免费下载

  资源简介：3-8译码器学校课程设计上载以大家共享，如有不足请多指教

  标签： 译码器 家

  上传时间： 2013-11-28

  上传用户：csgcd001

• 按键扫描 51单片机加8279 8279通过74LS 138译码器扩展4×4键盘、6位显示器。 由3-8译码器对SL0～SL2译出键扫描线免费下载

  资源简介：按键扫描 51单片机加8279 8279通过74LS 138译码器扩展4×4键盘、6位显示器。 由3-8译码器对SL0～SL2译出键扫描线，由另一3-8译码器译出显示器的位扫描线，并采用了编码扫描方式。 为了防止出现重键现象，扫描输出线高位SL3不参加键扫描译码。CPU对8279的监...

  标签： 8279 138 SL0 SL2

  上传时间： 2014-01-25

  上传用户：skfreeman

• 用VHDL设计的7人的抢答器,优点是代码简单,特别适合初学着作为练习和增强代码编写能力的练习,好处免费下载

  资源简介：用VHDL设计的7人的抢答器,优点是代码简单,特别适合初学着作为练习和增强代码编写能力的练习,好处

  标签： VHDL 代码 抢答器 编写

  上传时间： 2016-01-26

  上传用户：ggwz258

• 用VERILOG语言实现了常用3-8译码器.免费下载

  资源简介：用VERILOG语言实现了常用3-8译码器.

  标签： VERILOG 语言 译码器

  上传时间： 2014-01-19

  上传用户：xg262122

• 3-8译码器的仿真实验。本实验选用的仿真开发软件是MAX+plus II Version 9.3免费下载

  资源简介：3-8译码器的仿真实验。本实验选用的仿真开发软件是MAX+plus II Version 9.3，原理图源文件保存在MyProject目录中，为138decoder.gdf，另有我写的实验报告，呵呵，适合仿真入门

  标签： Version plus MAX 9.3

  上传时间： 2016-12-14

  上传用户：米卡

• 用VHDL写的一个8位全加器的实验程序,供新手参考免费下载

  资源简介：用VHDL写的一个8位全加器的实验程序,供新手参考

  标签： VHDL 8位 全加器 实验

  上传时间： 2017-03-03

  上传用户：lx9076

• decoder3_8实现了FPGA或CPLD 实现3-8译码器的功能免费下载

  资源简介：decoder3_8实现了FPGA或CPLD 实现3-8译码器的功能

  标签： decoder FPGA CPLD 译码器

  上传时间： 2014-01-07

  上传用户：x4587

• 3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计免费下载

  资源简介：3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计

  标签： 译码器 数据选择器 交通灯 信号

  上传时间： 2017-08-13

  上传用户：Thuan

• 用VHDL编写的一个出租车计费器免费下载

  资源简介：用VHDL编写的一个出租车计费器，起步6元计2公里，此后每半公里计0.8元，停车等待每2.5分计0.8元。通过仿真，但未下载到CPLD测试

  标签： VHDL 编写 出租车计费器

  上传时间： 2013-12-24

  上传用户：caixiaoxu26

• 用VHDL编写的一个出租车计费器免费下载

  资源简介：用VHDL编写的一个出租车计费器，起步6元计2公里，此后每半公里计0.8元，停车等待每2.5分计0.8元。通过仿真，但未下载到CPLD测试

  标签： VHDL 编写 出租车计费器

  上传时间： 2016-06-18

  上传用户：asddsd

• 3-8译码器74HC138芯片手册免费下载

  资源简介：3-8译码器74HC138芯片手册，有需要的可以参考！

  标签： 译码器 74hc138

  上传时间： 2022-03-31

  上传用户：qdxqdxqdxqdx

• 3-8译码器,BCD码转换10进制,计数器免费下载

  资源简介：3-8译码器,BCD码转换10进制,计数器

  标签： BCD 译码器 计数器 转换

  上传时间： 2014-08-12

  上传用户：Andy123456

• 这是用VHDL设计的10ns和250ns脉宽的信号免费下载

  资源简介：这是用VHDL设计的10ns和250ns脉宽的信号

  标签： VHDL ns 250 10

  上传时间： 2015-09-08

  上传用户：jing911003

• 3-8译码器地简单实现免费下载

  资源简介：3-8译码器地简单实现，采用QUARTUSii5.0环境编译

  标签： 译码器

  上传时间： 2016-09-30

  上传用户：rishian

• 有VHDL写的一个38译码器,并付仿真波形.免费下载

  资源简介：有VHDL写的一个38译码器,并付仿真波形.

  标签： VHDL 译码器 仿真 波形

  上传时间： 2014-01-25

  上传用户：zhengzg

• 用VHDL 设计的单时钟同步十进制可逆计数器的设计免费下载

  资源简介：用VHDL 设计的单时钟同步十进制可逆计数器的设计

  标签： VHDL 时钟同步 十进制 计数器

  上传时间： 2017-05-13

  上传用户：gundamwzc

• 3-8译码器和8-3BCD七段显示译码器免费下载

  资源简介：3-8译码器和8-3BCD七段显示译码器

  标签： BCD 译码器 显示译码器

  上传时间： 2013-12-24

  上传用户：xhz1993

• 这是用VHDL设计的十进制计数器免费下载

  资源简介：这是用VHDL设计的十进制计数器，两个VHDL程序分别说明了out和buffer的区别

  标签： VHDL 十进制计数器

  上传时间： 2014-01-22

  上传用户：tfyt

• 用VHDL设计的一个FIFO存储器免费下载

  资源简介：用VHDL设计的一个FIFO存储器

  标签： VHDL FIFO 存储器

  上传时间： 2017-09-09

  上传用户：stampede