实现浮点数加

相 关 资 源

• 用java实现浮点数加减乘除四则混合运算免费下载

  资源简介：用java实现浮点数加减乘除四则混合运算，矩阵加法，减法，与数乘，与数除，两个矩阵相乘，转置，逆阵，产生单位阵，操作数与变量的转换，操作数取反，栈的一些基本操作。

  标签： java 浮点数 减 运算

  上传时间： 2013-12-12

  上传用户：wendy15

• 实现浮点数加免费下载

  资源简介：实现浮点数加，减，乘，除，求余，自加，自减等基本算术运算

  标签： 浮点数

  上传时间： 2016-02-14

  上传用户：lijinchuan

• 定点数实现浮点数的运算免费下载

  资源简介：定点数实现浮点数的运算，可输入两定点数或两个浮点数。浮点数格式为12.3E8（12.3e8）

  标签： 定点 浮点数 运算

  上传时间： 2015-08-14

  上传用户：xjz632

• 一个32位元的浮点数加法器免费下载

  资源简介：一个32位元的浮点数加法器，可将两IEEE 754格式内的值进行相加

  标签： 浮点数 加法器

  上传时间： 2013-12-23

  上传用户：四只眼

• 32位元浮点数加法器,用于以VHDL编写的32位元CPU免费下载

  资源简介：32位元浮点数加法器,用于以VHDL编写的32位元CPU

  标签： VHDL CPU 浮点数 加法器

  上传时间： 2014-12-19

  上传用户：坏天使kk

• 浮点数加减乘除免费下载

  资源简介：浮点数加减乘除，运算源代码,定义浮点数的加、减、乘、除和四舍五入等运算方法

  标签： 浮点数 减

  上传时间： 2017-09-14

  上传用户：ouyangtongze

• 计算机组成原理的一个浮点数运算器。 C++编写免费下载

  资源简介：计算机组成原理的一个浮点数运算器。 C++编写，可输入阶码位数，尾数位数。完整实现浮点数的运算。

  标签： 计算机组成原理 浮点数 编写 运算器

  上传时间： 2015-10-11

  上传用户：脚趾头

• 实现整数和浮点数的加免费下载

  资源简介：实现整数和浮点数的加，减，乘，除计算

  标签： 整数 浮点数

  上传时间： 2014-01-11

  上传用户：6546544

• 使用VHDL语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。免费下载

  资源简介：使用VHDL语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。

  标签： VHDL 精度 语言 浮点处理器

  上传时间： 2016-05-04

  上传用户：xg262122

• 一个浮点数计算子程序,浮点数格式化,加,减对阶,结果规格化,浮点数乘法,浮点数除法等免费下载

  资源简介：一个浮点数计算子程序,浮点数格式化,加,减对阶,结果规格化,浮点数乘法,浮点数除法等

  标签： 浮点数 格式化 减 乘法

  上传时间： 2015-04-23

  上传用户：330402686

• 一个j2me的游戏的实现.需要添加一个mathfp类来支持浮点数.免费下载

  资源简介：一个j2me的游戏的实现.需要添加一个mathfp类来支持浮点数.

  标签： mathfp j2me 浮点数

  上传时间： 2015-08-15

  上传用户：qb1993225

• 一个用JAVA编写的实现两个浮点数相加的图形界面程序免费下载

  资源简介：一个用JAVA编写的实现两个浮点数相加的图形界面程序，大家需要的话请下载。

  标签： JAVA 编写 浮点数 图形

  上传时间： 2014-01-02

  上传用户：zxc23456789

• 实现16位DSP TMSC5416 32位浮点数乘法免费下载

  资源简介：实现16位DSP TMSC5416 32位浮点数乘法，ASM汇编文件。CCS编译

  标签： 5416 TMSC DSP 浮点数

  上传时间： 2013-12-24

  上传用户：wff

• 一些基本的浮点数运算实现,可以方面地在ASM环境下调用这些子程序,简化编程免费下载

  资源简介：一些基本的浮点数运算实现,可以方面地在ASM环境下调用这些子程序,简化编程

  标签： ASM 浮点数 方面 运算

  上传时间： 2015-12-19

  上传用户：ommshaggar

• 一个通用的高精度浮点数算法的实现,可以学习一下.免费下载

  资源简介：一个通用的高精度浮点数算法的实现,可以学习一下.

  标签： 高精度 浮点数 算法

  上传时间： 2014-10-30

  上传用户：海陆空653

• 采用VERILOG 语言进行设计 实现32位浮点数乘法运算 结果已经验证过 放心使用免费下载

  资源简介：采用VERILOG 语言进行设计 实现32位浮点数乘法运算 结果已经验证过 放心使用

  标签： VERILOG 语言 浮点数 乘法运算

  上传时间： 2013-12-27

  上传用户：大三三

• 两个浮点数相加的加法器免费下载

  资源简介：两个浮点数相加的加法器，使用verilog编写

  标签： 浮点数 加法器

  上传时间： 2016-07-22

  上传用户：hustfanenze

• 在syambian s60 3rd上开发的超级计算器 可实现大浮点数的计算免费下载

  资源简介：在syambian s60 3rd上开发的超级计算器 可实现大浮点数的计算

  标签： syambian s60 3rd 超级

  上传时间： 2013-12-05

  上传用户：wyc199288

• 该算法可以实现任意大小的整数或浮点数的乘法免费下载

  资源简介：该算法可以实现任意大小的整数或浮点数的乘法

  标签： 算法 整数 乘法 浮点数

  上传时间： 2013-12-26

  上传用户：水口鸿胜电器

• 本程序实现标准浮点数除法。 入口参数：被除数在ARGBH1:ARGBL1:EXP1中免费下载

  资源简介：本程序实现标准浮点数除法。 入口参数：被除数在ARGBH1:ARGBL1:EXP1中，除数在ARGBH2:ARGBL2:EXP2中。 出口参数：结果在ARGBH1:ARGBL1:EXP1中。

  标签： ARGBH1 ARGBL1 EXP1 程序

  上传时间： 2013-11-30

  上传用户：caixiaoxu26

• 用C#实现把一个十进制的浮点数转化为基于IEEE754浮点数存储规范的二进制表示形式免费下载

  资源简介：用C#实现把一个十进制的浮点数转化为基于IEEE754浮点数存储规范的二进制表示形式

  标签： IEEE 754 浮点数 十进制

  上传时间： 2013-12-15

  上传用户：GHF

• 本设计是用32位的并行全加器的,可以实现浮点运算!免费下载

  资源简介：本设计是用32位的并行全加器的,可以实现浮点运算!

  标签： 并行 全加器 浮点运算

  上传时间： 2014-01-22

  上传用户：WMC_geophy

• 基于FPGA的浮点运算器设计.rar免费下载

  资源简介：随着电子工业应用领域需求的增长，要实现复杂程度较高的数字电子系统，对数据处理能力提出越来越高的要求。定点运算已经很难满足高性能数字系统的需要，而浮点数相对于定点数，具有表述范围宽，有效精度高等优点，在航空航天、遥感、机器人技术以及涉及指数运...

  标签： FPGA 浮点运算器

  上传时间： 2013-04-24

  上传用户：咔乐坞

• 浮点数基本运算 浮点数的基本运算主要有四则运算、符号处理、大小比较免费下载

  资源简介：浮点数基本运算 浮点数的基本运算主要有四则运算、符号处理、大小比较，以及浮点数分柝等。 包含头文件 "fn.hpp" #include "fn.hpp" 浮点数基本运算 浮点数的基本运算中有加、减、乘、除、取负、绝对值、相等比较等。 加减乘除 加、减、乘、除四个运算极为相...

  标签： 浮点数 运算 四则运算 比较

  上传时间： 2014-12-06

  上传用户：exxxds

• 由于Java的简单类型不能够精确的对浮点数进行运算免费下载

  资源简介：由于Java的简单类型不能够精确的对浮点数进行运算，这个工具类提供精确的浮点数运算，包括加减乘除和四舍五入。

  标签： Java 浮点数 运算

  上传时间： 2016-01-30

  上传用户：hustfanenze

• 计算机组成原理 .有试验报告 程序可以完成由定点运算实现浮点运算免费下载

  资源简介：计算机组成原理 .有试验报告 程序可以完成由定点运算实现浮点运算，根据用户的输入和运算符的选择进行相应的操作，并能对用户的错误输入给出提示信息，并且在用户选择连续操作时可以无需重启程序，多次连续运算。有该程序可以方便地实现加、减、乘、除操作，...

  标签： 计算机组成原理 报告 定点运算 程序

  上传时间： 2016-03-06

  上传用户：ynzfm

• 使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG免费下载

  资源简介：使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式，采用Load/Store结构，ALU指令采用三地址...

  标签： CPU verilog FLAG 语言

  上传时间： 2013-12-11

  上传用户：源弋弋

• 针对点云数据局部集中的特点,使用差值预测对点云数据进行预测处理 在预测的同时,根据IEEE2754 浮点数标准,简化浮点数的尾数,使用3. 5 Byte来表示一个浮点数,以提高压缩效果 然后对预测数免费下载

  资源简介：针对点云数据局部集中的特点,使用差值预测对点云数据进行预测处理 在预测的同时,根据IEEE2754 浮点数标准,简化浮点数的尾数,使用3. 5 Byte来表示一个浮点数,以提高压缩效果 然后对预测数据中连续重 复的字节使用该字节加该字节重复的次数的方式存储 最后对...

  标签： IEEE 2754 Byte 浮点数

  上传时间： 2017-04-24

  上传用户：qwe1234

• 实现了基于FPGA的FFT变换的设计免费下载

  资源简介：实现了基于FPGA的FFT变换，从最基本的32位2进制浮点数加减乘运算模块开始，组装出FFT模块。同时仿真文件中有32位浮点数转换为实数的仿真模块便于调试

  标签： fpga fft变换

  上传时间： 2022-04-18

  上传用户：

• 16to10浮点数转十进制免费下载

  资源简介：将32位的浮点数转换成十进制，最左边是高字节

  标签： 16 10 to 浮点数

  上传时间： 2013-05-31

  上传用户：zdluffy