用VHDL语言编写的两个四位二进制数相减,其结果会出现进位
资源简介:用VHDL语言编写的两个四位二进制数相减,其结果会出现进位
上传时间: 2015-08-25
上传用户:daoxiang126
资源简介:用java语言编写的两个网格袋布局管理器
上传时间: 2013-12-21
上传用户:qazxsw
资源简介:这是一个用multisim编写的用8421BCD码表示的两个一位十进制数相加的加法器
上传时间: 2016-09-17
上传用户:kelimu
资源简介:这是我自己写的两个8位二进制数的乘法程序,在xilinx Spartan3E 上已经调试成功,拿出来与大家分享!
上传时间: 2015-11-09
上传用户:alan-ee
资源简介:用VHDL语言编写的,利用FPGA模拟示双通道波器功能,两个通道各自输入正弦信号,合成“李萨如”图
上传时间: 2016-02-20
上传用户:1159797854
资源简介:该程序为用VHDL语言编写的彩灯控制程序! 通过状态机实现三个彩灯的状态装换,红灯亮2秒,绿灯亮3秒,黄灯亮1秒! 时钟频率为1HZ! 通过该程序也可以改成交通灯的情况
上传时间: 2014-01-03
上传用户:qunquan
资源简介:用VHDL语言编写的代码,以供大家学习和交流,方便大家学习!
上传时间: 2013-09-05
上传用户:龙飞艇
资源简介:用C语言编的两个小小程序,有什么不妥,请给发有EMAIL:zjxpyud2004@126.com
上传时间: 2013-12-21
上传用户:jackgao
资源简介:用VHDL语言编写的三人表决器,多数服从少数,或者一致通过。
上传时间: 2014-01-11
上传用户:cc1915
资源简介:是一个用VHDL语言编写的pwm程序,可以方便地用来和nios连接,实现对nios的功能扩展。
上传时间: 2015-04-04
上传用户:xiaohuanhuan
资源简介:用VHDL语言编写的FFT程序,有些参考价值哦
上传时间: 2013-12-20
上传用户:lifangyuan12
资源简介:用VHDL语言编写的自动售货机程序,下载到EDA实验板上可实现基本的买货售货找零显示总钱等功能。
上传时间: 2015-04-30
上传用户:181992417
资源简介:这个是用VHDL语言编写的除法器,仅仅供大家参考.
上传时间: 2013-12-15
上传用户:金宜
资源简介:用VHDL语言编写的语言,可以利用MODELSIM进行仿真.对于初学者,则更有参考价值.
上传时间: 2015-05-14
上传用户:13188549192
资源简介:全加器的详细设计思路和用VHDL语言编写的详细源代码
上传时间: 2014-01-12
上传用户:zhaiyanzhong
资源简介:用VHDL语言编写的代码,以供大家学习和交流,方便大家学习!
上传时间: 2015-06-23
上传用户:vodssv
资源简介:用VHDL语言编写的代码,以供大家学习和交流,方便大家学习!
上传时间: 2014-01-02
上传用户:Late_Li
资源简介:用VHDL语言编写的代码,以供大家学习和交流,方便大家学习!
上传时间: 2013-11-29
上传用户:jyycc
资源简介:这是一个用VHDL语言编写的并口转串口程序,在altera开发系统下验证通过,运用于开发板与计算机之间的通信,源程序可以提供参考
上传时间: 2014-12-21
上传用户:cylnpy
资源简介:用VHDL语言编写的LED显示器驱动电路的设计源程序
上传时间: 2015-07-27
上传用户:cuiyashuo
资源简介:一个用VHDL语言编写的全加器,是数字电路EDA设计的一个例子,可能不太特别,但是应该可以用一下的。
上传时间: 2014-10-29
上传用户:ayfeixiao
资源简介:这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器,在运用时,不需要阅读VHDL源代码,只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。
上传时间: 2015-08-23
上传用户:xinyuzhiqiwuwu
资源简介:用VHDL语言编写的三位二进制的乘法器,其原理是每位相乘后再错位相加
上传时间: 2014-08-31
上传用户:66666
资源简介:采用ANSYS软件的APDL语言编写的两个命令流文件,用于计算含缺陷管道的失效概率,将参数稍作改动,可用于其它结构的可靠性分析
上传时间: 2015-08-27
上传用户:watch100
资源简介:用VHDL语言编写的串口通信程序 通过仿真验证
上传时间: 2015-08-29
上传用户:bruce5996
资源简介:用VHDL语言编写的异步通信控制器源代码程序
上传时间: 2014-01-23
上传用户:caixiaoxu26
资源简介:这是用VHDL语言编写的一个DDS频率合成器的源程序
上传时间: 2013-12-27
上传用户:lijinchuan
资源简介:一个用VHDL语言编写的加法器,希望大家能够得到启示。
上传时间: 2014-02-22
上传用户:wanghui2438
资源简介:一个用VHDL语言编写的译码器程序,希望学习的人能够下载学习。
上传时间: 2013-12-23
上传用户:as275944189
资源简介:一个用VHDL语言编写的乘法器程序,望大家多多支持啊。
上传时间: 2015-12-09
上传用户:hewenzhi