PCI桥接IP Core的VeriIog HDL实现

资 源 简 介

PCI总线是目前最为流行的一种局部性总线 通过对PCI总线一些典型功能的分析以及时序的阐述，利用VetilogHDL设计了一个将非PCI功能设备转接到PC1总线上的IP Core 同时，通过在ModeISim SE PLUS 6．0
上运行测试程序模块，得到了理想的仿真数据波形，从软件上证明了功能的实现。

您 可 能 感 兴 趣 的

• usb的芯片ip core. 用HDL描述
• PCI桥接IP Core的VeriIog HDL实现
• 我用过的verilog hdl写的SDRAM core源程序,经过测试应用
• Altera AHDL语言设计的PCI总线Core,很难得的PCI设计资料
• MAXII-PCI接口CORE,MAXII-PCI接口CORE[分享]
• arm verilog hdl ip core
• pci core altera fpga pci开发设计资料
• pci core altera fpga pci开发设计资料
• PCI express CRC rtl core for Fpga/asic Designer
• uart pci 等verilog hdl 代码