IP核生成文件:(Xilinx/Altera 同)
IP核生成器生成 ip 后有两个文件对我们比较有用,假设生成了一个 asyn_fifo 的核,则asyn_fifo.veo 给出了例化该核方式(或者在 Edit-》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式)。asyn_fifo.v 是该核的行为模型,主要调用了 xilinx 行为模型库的模块,仿真时该文件也要加入工程。(在 ISE中点中该核,在对应的 processes 窗口中运行“ View Verilog Functional Model ”即可查看该 .v 文件)。如下图所示。
资源简介: IP核生成文件:(Xilinx/Altera 同) IP核生成器生成 ip 后有两个文件对我们比较有用,假设生成了一个 asyn_fifo 的核,则asyn_fifo.veo 给出了例化该核方式(或者在 Edit-》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式)。asyn_f...
上传时间: 2013-10-20
上传用户:lingfei
资源简介: IP核生成文件:(Xilinx/Altera 同) IP核生成器生成 ip 后有两个文件对我们比较有用,假设生成了一个 asyn_fifo 的核,则asyn_fifo.veo 给出了例化该核方式(或者在 Edit-》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式)。asyn_f...
上传时间: 2013-11-02
上传用户:谁偷了我的麦兜
资源简介:Altera IP核8B10B编码器的完整设计流程包括Altera IP的定制、仿真和实现的全过程
上传时间: 2017-08-19
上传用户:lizhizheng88
资源简介:结合视频压缩的理论以及IP核设计中对于仿真验证的要求,本文设计了视频压缩IP核FPGA仿真验证平台.其硬件子平台以Xilinx公司XC2V3000为核心,针对视频压缩IP核应用仿真要求设计外围电路,构建一个视频压缩IP核的硬件仿真原型,采用运行于上位机上的控制和驱动软件...
上传时间: 2013-05-31
上传用户:ikemada
资源简介:串行通讯IP核,经过仿真验证,综合,可以参考使用
上传时间: 2016-12-22
上传用户:yulg
资源简介:附件 介绍了如何 使用compxlib命令编译Xilinx的modelsim仿真库,创建这个仿真库对ISE调用modelsim是必不可少的一步,该法完全自动化,免去繁杂的手动操作,是创建这个仿真库最简洁的方法之一
上传时间: 2013-12-20
上传用户:wpwpwlxwlx
资源简介:随着计算机及其外围设备的发展,传统的并行接口和串行接口在灵活性和接口扩展等方面存在的缺陷愈来愈不可回避,并逐渐成为计算机通信的瓶颈。在这种情况下,通用串行总线(Universal Serial Bus,USB)诞生了。USB由于具有传输速率高、价格便宜、使用方便、灵活...
上传时间: 2013-06-30
上传用户:nanfeicui
资源简介:Quartus中fft ip core的使用(modelsim 仿真FFT ip core 结合QUARTUS II 联合调试)
上传时间: 2017-07-31
上传用户:love1314
资源简介:介绍了Xilinx与modelsim仿真时所用的库的调用,以及Xilinx core的生成,以综合和实现等相关问题
上传时间: 2014-08-28
上传用户:xwd2010
资源简介:当前,片上系统(SOC)已成为系统实现的主流技术。流片风险与费用增加、上市时间压力加大、产品功能愈加复杂等因素使得SOC产业逐渐划分为IP提供者、SOC设计服务者和芯片集成者三个层次。SOC设计已走向基于IP集成的平台设计阶段,经过严格验证质量可靠的IP核成为...
上传时间: 2013-06-12
上传用户:mqien
资源简介:当前,片上系统(SOC)已成为系统实现的主流技术。流片风险与费用增加、上市时间压力加大、产品功能愈加复杂等因素使得SOC产业逐渐划分为IP提供者、SOC设计服务者和芯片集成者三个层次。SOC设计已走向基于IP集成的平台设计阶段,经过严格验证质量可靠的IP核成为...
上传时间: 2013-04-24
上传用户:rockjablew
资源简介:altera的FFT IP核的用户手册,介绍了如何使用ALTERA IP核生成FFT核,如何设置参数并讲述了如何仿真,适用于通信方面的FPGA设计工程师,学生
上传时间: 2013-04-24
上传用户:wanqunsheng
资源简介:设计了一款基于Avalon总线的8051MCU IP核。它支持MCS-51指令集,优化内部的结构,通过采用流水线技术、指令映射技术、指令预取技术、微代码技术等极大的提高了IP核的工作速度,使IP核在100MHz时钟下,能够单周期执行一条指令。本设计使用modelsim软件完成了功...
上传时间: 2013-11-02
上传用户:gundan
资源简介:介绍一款基于SOPC的TFT-LCD触控屏控制器IP核的设计与实现。采用Verilog HDL作控制器的模块设计,并用modelsim仿真测试,验证其正确性;利用嵌入式SOPC开发工具,在开发板上完成触控屏显示驱动及其控制模块的系统设计,给出系统硬、软件设计,实现TFT-LCD触控...
上传时间: 2013-12-24
上传用户:sdq_123
资源简介:IP核生成器生成 ip 后有两个文件对我们比较有用,假设生成了一个 asyn_fifo 的核,则 asyn_fifo.veo 给出了例化该核方式(或者在 Edit->Language Template->COREGEN 中找到 verilog/VHDL 的例化方式)。asyn_fifo.v 是该核的行为模型,主要调用了 xilinx ...
上传时间: 2014-01-05
上传用户:顶得柱
资源简介:如何使Cir文件进行PSPice仿真当Orcad仿真库中找不到某些器件的时候,我们可以从这些器件的厂家网站上下载“.cir”格式的Spice Model,下面介绍一下如何使用这些“.cir”文件进行仿真。以AD620.cir为例:1.下载Cir文件:从AD的网站上下载AD的cir格式文件,内容...
上传时间: 2022-07-03
上传用户:
资源简介:当前,随着电子技术的飞速发展,智能化系统中需要传输的数据量日益增大,要求数据传送的速度也越来越快,传统的数据传输方式已无法满足目前的要求。在此前提下,采用高速数据传输技术成为必然,DMA(直接存储器访问)技术就是较理想的解决方案之一,能够满足信...
上传时间: 2013-05-16
上传用户:希酱大魔王
资源简介:软件开发环境:ISE 7.1i 硬件开发环境:红色飓风II代-Xilinx版 1. 本实例用于控制开发板上面的SDRAM完成读写功能; 先向SDRAM里面写数据,然后再将数据读出来做比较,如果不匹配就通过LED变亮显示出来,如果一致,LED就不亮。 2. part1目录是使用m...
上传时间: 2013-04-24
上传用户:ZJX5201314
资源简介:使用CPLD仿真8088核,内有源程序和说明,可以参考
上传时间: 2013-08-22
上传用户:eclipse
资源简介:以Altera公司的Quartus Ⅱ 7.2作为开发工具,研究了基于FPGA的DDS IP核设计,并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件,结合32位嵌入式CPU软核Nios II,构成可编程片上系统(SOPC),利用...
上传时间: 2013-11-06
上传用户:songkun
资源简介:mutisim仿真模型器件建立
上传时间: 2013-10-12
上传用户:894898248
资源简介:mutisim仿真模型器件建立
上传时间: 2013-10-21
上传用户:qoovoop
资源简介:以Altera公司的Quartus Ⅱ 7.2作为开发工具,研究了基于FPGA的DDS IP核设计,并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件,结合32位嵌入式CPU软核Nios II,构成可编程片上系统(SOPC),利用...
上传时间: 2013-12-22
上传用户:forzalife
资源简介:用modelsim仿真一个正弦波产生程序
上传时间: 2014-12-04
上传用户:yuchunhai1990
资源简介:完整的用VERILOG语言开发的USB2.0 IP核源代码,包括文档、仿真文件
上传时间: 2015-07-09
上传用户:维子哥哥
资源简介:这是一个在proteus vsm(由英国的公司开发的一个单片机以及外围电路仿真软件)下仿真MMC卡的一个运行库,安装好proteus vsm后就可直接在安装它,就可以仿真某些系列的mmc 卡。
上传时间: 2015-08-26
上传用户:清风冷雨
资源简介:protues 8x8LED汉字显示仿真 创达科技 陈仲库 设计 简单实验 仅供参考
上传时间: 2013-12-01
上传用户:wang5829
资源简介:如何利用Matlab创建Quartus波形仿真文件,很详细
上传时间: 2016-02-07
上传用户:wys0120
资源简介:Dual Port RAM Asynchronous Read/Write 经过modelsim仿真
上传时间: 2016-02-12
上传用户:xauthu
资源简介:Content Addressable Memory 的verilog源代码。经过modelsim仿真。
上传时间: 2013-12-31
上传用户:czl10052678