NC-Verlog/NC-VHDL/NC-SIM 1.150

资 源 简 介

Cadence公司出品，很好的Verilog/VHDL仿真工具，其中NC-Verilog 的前身是著名的Verilog仿真软件：Verilog-XL，用于Verilog仿真；NC-VHDL,用于VHDL仿真；NC-Sim,是Verilog/VHDL混合语言仿真工具

您 可 能 感 兴 趣 的

• NC-Verlog/NC-VHDL/NC-SIM 1.150
• NC-VERLOG/NC-VHDL/NC-SIM 1.150
• 44个vhdl实例 注1： 含有不可综合语句
• 数字示波器的FPGA实现 VHDL编写 Quartus7.1测试通过
• 目 录 第一章 VHDL文本输入设计方法 1.1 编辑输入并存盘VHDL原文件 1.2 将当前设计设定为工程 1.3 选择VHDL文本编译版本号和排错 1.4 时序仿真 1.5 硬件测试 1.
• 可编辑程逻辑及IC开发领域的EDA工具介绍
• 可编辑程逻辑及IC开发领域的EDA工具介绍
• 实现HDB3编码,使用VHDL语言
• NC-SIM 5.40
• NC-SIM 5.40