可综合的Verilog语法（剑桥大学

相 关 资 源

• 可综合的Verilog语法（剑桥大学免费下载

  资源简介：可综合的Verilog语法（剑桥大学，影印） Synthesizable Verilogsyntax and semantics

  标签： Verilog 大学

  上传时间： 2014-01-15

  上传用户：bruce5996

• 可综合的Verilog编码免费下载

  资源简介：可综合的Verilog编码，很不错，学习Verilog必看。不容错过

  标签： Verilog 编码

  上传时间： 2014-01-05

  上传用户：

• Verilog HDL程序设计教程,以可综合的设计为重点免费下载

  资源简介：Verilog HDL程序设计教程,以可综合的设计为重点，同时对仿真和模拟也作了深入阐述。全面介绍了Verilog HdL 词法，语法。

  标签： Verilog HDL 程序设计 教程

  上传时间： 2014-01-19

  上传用户：zhangyi99104144

• 能综合的YCrCb2RGB模块（Verilog)_采用3级流水线,用fpga做小数运算免费下载

  资源简介：能综合的YCrCb2RGB模块（Verilog)_采用3级流水线,用fpga做小数运算，还有就是流水线技术

  标签： YCrCb2RGB Verilog fpga 模块

  上传时间： 2013-12-06

  上传用户：aa17807091

• 一个可综合的串并转换接口Verilog源代码免费下载

  资源简介：一个可综合的串并转换接口Verilog源代码

  标签： Verilog 串并转换 接口 源代码

  上传时间： 2014-01-07

  上传用户：txfyddz

• 一个可综合的同步FIFO的Verilog源代码免费下载

  资源简介：一个可综合的同步FIFO的Verilog源代码

  标签： Verilog FIFO 源代码

  上传时间： 2015-12-13

  上传用户：天诚24

• 递归下降分析法构造的语法分析机 能够判断科学计数法 可判别的运算符为+-*/（）免费下载

  资源简介：递归下降分析法构造的语法分析机 能够判断科学计数法 可判别的运算符为+-*/（）

  标签： 递归 分析法 分 判别

  上传时间： 2014-06-09

  上传用户：极客

• 可综合的vhdl设计特点.pdf免费下载

  资源简介：可综合的vhdl设计特点.pdf

  标签： vhdl

  上传时间： 2015-01-21

  上传用户：gdgzhym

• SOURCE INSIGHT的Verilog语法插件免费下载

  资源简介：SOURCE INSIGHT的Verilog语法插件，SOURCE INSIGHT支持自动完成等功能，是一个不错的硬件语言编辑分析器

  标签： INSIGHT Verilog SOURCE 插件

  上传时间： 2015-08-06

  上传用户：hphh

• 可综合的FIFO存储器免费下载

  资源简介：可综合的FIFO存储器，全部在一个压缩包中，测试过，可以使用．

  标签： FIFO 存储器

  上传时间： 2014-01-17

  上传用户：yt1993410

• 一个可以综合的Verilog 写的FIFO存储器 内附文档说明免费下载

  资源简介：一个可以综合的Verilog 写的FIFO存储器 内附文档说明

  标签： Verilog FIFO 存储器 文档

  上传时间： 2015-11-15

  上传用户：Avoid98

• ：（1）随机产生两个可相加的稀疏矩阵（二维）； （2）将产生的稀疏矩阵用两个三元组表的顺序存储结构存储； （3）将两稀疏矩阵相加的结果存储在第三个三元组表中。免费下载

  资源简介：：（1）随机产生两个可相加的稀疏矩阵（二维）； （2）将产生的稀疏矩阵用两个三元组表的顺序存储结构存储； （3）将两稀疏矩阵相加的结果存储在第三个三元组表中。

  标签： 稀疏 矩阵 三元 存储

  上传时间： 2013-12-11

  上传用户：四只眼

• 一个可以综合的Verilog 写的FIFO存储器免费下载

  资源简介：一个可以综合的Verilog 写的FIFO存储器，word格式

  标签： Verilog FIFO 存储器

  上传时间： 2016-04-23

  上传用户：天诚24

• 可综合的VerilogHDL设计实例: ---简化的RISC 8位CPU设计简介---免费下载

  资源简介：可综合的VerilogHDL设计实例: ---简化的RISC 8位CPU设计简介---

  标签： VerilogHDL RISC CPU 8位

  上传时间： 2016-08-09

  上传用户：zwei41

• 基于Xilinx Vertex4的可综合的二级DCM模块源代码免费下载

  资源简介：基于Xilinx Vertex4的可综合的二级DCM模块源代码，可生成400Mhz时钟信号

  标签： Vertex4 Xilinx DCM 二级

  上传时间： 2013-11-25

  上传用户：515414293

• 基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码免费下载

  资源简介：基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码，深度可控

  标签： Vertex2 2048x10 Xilinx FIFO

  上传时间： 2017-01-17

  上传用户：我们的船长

• 此代码用于生成测试PCI设备的Verilog代码（Verilog代码为一种硬件描述语言）。此代码可以直接运行于LINUX下。免费下载

  资源简介：此代码用于生成测试PCI设备的Verilog代码（Verilog代码为一种硬件描述语言）。此代码可以直接运行于LINUX下。

  标签： Verilog LINUX 代码 PCI

  上传时间： 2017-01-31

  上传用户：wqxstar

• 介绍Verilog HDL, 内容包括： – Verilog应用 – Verilog语言的构成元素 – 结构级描述及仿真 – 行为级描述及仿真 – 延时的特点及说明 – 介绍Verilog免费下载

  资源简介：介绍Verilog HDL, 内容包括： – Verilog应用 – Verilog语言的构成元素 – 结构级描述及仿真 – 行为级描述及仿真 – 延时的特点及说明 – 介绍Verilog testbench &#8226 激励和控制和描述 &#8226 结果的产生及验证 – 任务task及函数function ...

  标签： Verilog HDL 仿真 语言

  上传时间： 2013-12-19

  上传用户：shanml

• 北大微电子学系于敦山老师的课件免费下载

  资源简介：北大微电子学系于敦山老师的课件，介绍Verilog HDL、Cadence Verilog仿真器、可综合的Verilog HDL、设计举例、自动布局布线工具、Verilog的词汇约定等内容

  标签： 微电子学

  上传时间： 2013-11-25

  上传用户：chenbhdt

• Uart port 是一段不错的免费下载

  资源简介：Uart port 是一段不错的，完全可综合的Verilog源码

  标签： Uart port

  上传时间： 2014-12-08

  上传用户：sqq

• Verilog_HDL的基本语法详解（夏宇闻版）免费下载

  资源简介：        Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功...

  标签： Verilog_HDL

  上传时间： 2013-11-23

  上传用户：青春给了作业95

• Verilog_HDL的基本语法详解（夏宇闻版）免费下载

  资源简介：        Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功...

  标签： Verilog_HDL

  上传时间： 2014-12-04

  上传用户：cppersonal

• Synthesizable Verilo---syntax and semantics一本很好的关于Verilog可综合设计的参考书免费下载

  资源简介：Synthesizable Verilo---syntax and semantics一本很好的关于Verilog可综合设计的参考书

  标签： Synthesizable semantics Verilog Verilo

  上传时间： 2015-02-16

  上传用户：叶山豪

• 这是一个很好的Verilog 编写的8位RISC CPU源码（可做为MCU）免费下载

  资源简介：这是一个很好的Verilog 编写的8位RISC CPU源码（可做为MCU），并且包括完整的C 语言的测试代码。

  标签： Verilog RISC CPU MCU

  上传时间： 2014-01-05

  上传用户：李梦晗

• 硬件描述语言：怎么样写状态机（英文）。可综合风格的状态机写法免费下载

  资源简介：硬件描述语言：怎么样写状态机（英文）。可综合风格的状态机写法，并有例子说明。谢谢大家

  标签： 状态 硬件描述语言 英文

  上传时间： 2015-07-15

  上传用户：fnhhs

• 拿Verilog和vhdl编写的串口通信代码(可综合)免费下载

  资源简介：拿Verilog和vhdl编写的串口通信代码(可综合)

  标签： Verilog vhdl 编写 串口通信

  上传时间： 2015-08-22

  上传用户：bcjtao

• 第一章 数字信号处理、计算、程序、算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型免费下载

  资源简介：第一章 数字信号处理、计算、程序、算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型 第五章 基本运算逻辑和它们的Verilog HDL模型 第六章 运算和数据流动控制逻辑 第七章...

  标签： Verilog HDL 数字信号处理 基本概念

  上传时间： 2016-02-08

  上传用户：ardager

• Verilog源代码 王金明教程用的配套代码和一些可综合代码免费下载

  资源简介：Verilog源代码 王金明教程用的配套代码和一些可综合代码

  标签： Verilog 代码 源代码 教程

  上传时间： 2016-05-19

  上传用户：ccclll

• 集成电路基础（复旦大学） 一、集成电路的类型和特点 二、集成电路的设计制造 三、集成电路的经济预算 四、集成电路设计指标 五、集成电路设计的综合因数考虑免费下载

  资源简介：集成电路基础（复旦大学） 一、集成电路的类型和特点 二、集成电路的设计制造 三、集成电路的经济预算 四、集成电路设计指标 五、集成电路设计的综合因数考虑

  标签： 集成电路 集成电路设计 集成 电路基础

  上传时间： 2016-12-08

  上传用户：sunjet

• Uart Verilog 代码 可综合 很好的代码免费下载

  资源简介：Uart Verilog 代码 可综合 很好的代码

  标签： Verilog Uart 代码

  上传时间： 2017-03-11

  上传用户：a6697238