jtag TAP控制状态机代码 verilog VHDL
资源简介:jtag TAP控制状态机代码 verilog VHDL
上传时间: 2017-07-19
上传用户:妄想演绎师
资源简介:这份是实验课上的教师和学生用的实例。关于用matlab simulink仿真状态机并生成VHDL代码的详细内容
上传时间: 2017-01-10
上传用户:shizhanincc
资源简介:微波炉定时器集成电路的设计 1、 控制状态机:工作状态状态转换。 2、 数据装入电路:根据控制信号选择定时时间、测试数据或完成信号的装入。 3、 定时器电路:负责完成烹调过程中的时间递减计数和数据译码供给七段数码显示,同时还可以提供烹调完成时...
上传时间: 2013-12-17
上传用户:开怀常笑
资源简介:状态机设计的VHDL源程序及文章pdf,欢迎交流.
上传时间: 2014-11-22
上传用户:gut1234567
资源简介:Moore型状态机设计,基于VHDL.能够根据微处理器的读写周期,分别对应存储器输出写使能WE和读使能OE信号.
上传时间: 2013-12-19
上传用户:cjl42111
资源简介:1.6个数码管动态扫描显示驱动 2.按键模式选择(时\分\秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹功能,时、分定闹即可,无需时、分、秒定闹。要求使用...
上传时间: 2016-08-02
上传用户:thuyenvinh
资源简介:1.6个数码管静态显示驱动 2.按键模式选择(时\分\秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示...
上传时间: 2013-12-09
上传用户:lili123
资源简介:十种状态机例子(VHDL)包括米勒型和莫尔型的状态机。
上传时间: 2013-12-31
上传用户:guanliya
资源简介:输入输出控制的状态机,verilog HDL源码
上传时间: 2014-01-10
上传用户:璇珠官人
资源简介:带同步复位的状态机,使用VHDL代码编写
上传时间: 2014-01-06
上传用户:eclipse
资源简介:状态机控制AD转换模块 该模块主要实现对MAX197的控制:根据设计需要对芯片进行初始化(包括写控制字选择输入电压值范围、选择通道以及工作模式),并把通道数送指示灯显示以及用键盘控制通道号(按一下,通道号加1,同时点亮相应的指示灯,循环使用个通道)...
上传时间: 2017-09-05
上传用户:qb1993225
资源简介:State.Machine.Coding.Styles.for.Synthesis(状态机,英文,VHDL)
上传时间: 2013-12-22
上传用户:vodssv
资源简介:带同步复位的状态机,适合VHDL初学者练习。
上传时间: 2016-08-12
上传用户:我干你啊
资源简介:uart的VHDL实现代码 分模块设计和状态机设计 不错的,用它没错
上传时间: 2014-01-26
上传用户:zhangliming420
资源简介:verilog and VHDL状态机设计,英文pdf格式 State machine design techniques for verilog and VHDL Abstract : Designing a synchronous finite state Another way of organizing a state machine (FSM) is a common task for a digital logic only one l...
上传时间: 2013-12-19
上传用户:change0329
资源简介:基才VHDL状态机设计的智能交通控制灯 设计 有需要的可以看一下
上传时间: 2013-12-26
上传用户:lnnn30
资源简介:基才VHDL状态机设计的智能交通控制灯 有需要的可以看一下
上传时间: 2013-12-21
上传用户:zhangyigenius
资源简介:USB下载线的VHDL程序,实现USB协议和jtag接口的转换,用状态机实现的
上传时间: 2014-01-11
上传用户:mikesering
资源简介:用verilog编写的USB下载线程序 实现USB协议和jtag接口的数据转换实现状态机
上传时间: 2013-12-12
上传用户:洛木卓
资源简介:基于VHDL程序设计电梯的状态机.共六层的电梯有16个输入.其中包括5个上升,5个下降和六个电梯内的控制部分.
上传时间: 2013-12-29
上传用户:1079836864
资源简介:VHDL实现miniUART代码 分模块设计和状态机设计,内核超级小
上传时间: 2014-01-13
上传用户:z1191176801
资源简介:人民邮电出版社<<设计与验证verilog hdl >>一书的配套光盘,包含书上所有原代码,特别是状态机部分,值得学习
上传时间: 2013-12-27
上传用户:jichenxi0730
资源简介:本例是一个6层电梯的控制系统,VHDL原程序,状态机,控制器
上传时间: 2013-12-17
上传用户:恋天使569
资源简介:用verilog编写的USB下载线程序 实现USB协议和jtag接口的数据转换实现状态机。
上传时间: 2013-12-25
上传用户:chenbhdt
资源简介:基于VHDL状态机设计的智能交通控制灯VHDL程序
上传时间: 2013-12-17
上传用户:
资源简介:这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的,尤其在通信线路方面的复用和分解方面,原理上就是一个串并转换和并串转换的过程。举个简单的例子,计算机串口发送数据的过程,如果满足发送条件了,其实就是一...
上传时间: 2013-12-29
上传用户:SimonQQ
资源简介:几个稍微深入的时序逻辑电路和状态机的VHDL代码
上传时间: 2017-02-24
上传用户:wpt
资源简介:I2C温度传感器ADT75的控制源码 使用verilog 状态机实现 易入门
上传时间: 2013-12-22
上传用户:cjf0304
资源简介:SDRAM基础性控制核 很有用的 VHDL状态机实现
上传时间: 2013-12-29
上传用户:zhengjian
资源简介:这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的,尤其在通信线路方面的复用和分解方面,原理上就是一个串并转换和并串转换的过程。举个简单的例子,计算机串口发送数据的过程,如果满足发送条件了,其实就是一...
上传时间: 2014-01-04
上传用户:脚趾头