十进制加法计数器

相 关 资 源

• 十进制加法计数器.VHDL程序,可在Quratus 2中运行免费下载

  资源简介：十进制加法计数器.VHDL程序,可在Quratus 2中运行

  标签： Quratus VHDL 十进制 加法

  上传时间： 2015-12-03

  上传用户：nanxia

• 带有异步复位和同步时钟的十进制加法计数器免费下载

  资源简介：带有异步复位和同步时钟的十进制加法计数器

  标签： 异步复位 十进制 加法 时钟

  上传时间： 2014-12-02

  上传用户：黄华强

• vhdl 十进制加法计数器设计 已经调试成功免费下载

  资源简介：vhdl 十进制加法计数器设计 已经调试成功

  标签： vhdl 十进制 加法 计数器

  上传时间： 2014-01-01

  上传用户：sy_jiadeyi

• 十进制加法计数器免费下载

  资源简介：十进制加法计数器，是通过时钟脉冲来，在四个设置输入端设初始值，在输出端设每到一定的值时就会输出一个高电平

  标签： 十进制 加法 计数器

  上传时间： 2017-07-18

  上传用户：com1com2

• 基于Quartus II的十进制加法计数器的项目设计免费下载

  资源简介：基于Quartus II的十进制加法计数器的项目设计，包含了项目文件和VHDL源代码

  标签： Quartus 十进制 加法 计数器

  上传时间： 2014-01-24

  上传用户：亚亚娟娟123

• 60进制加法计数器设计时主要采用数电知识免费下载

  资源简介：60进制加法计数器设计时主要采用数电知识，采用清零法和反馈置数法进行电路设计。用两片74161，采用反馈清零法进行电路设计，此时相当于设计两个加法计数器，左边的是高位片，此时的高位片在电路中相当于是一片六进制的加法计数器，逢六进清零，右边的是低位...

  标签： 进制 加法 计数器 数电

  上传时间： 2017-05-21

  上传用户：ztj182002

• 数控分频器设计:对于一个加法计数器免费下载

  资源简介：数控分频器设计:对于一个加法计数器，装载不同的计数初始值时，会有不同频率的溢出输出信号。计数器溢出时，输出‘1’电平，同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号；否则输出‘0’电平。

  标签： 数控 分频器 加法 计数器

  上传时间： 2015-07-16

  上传用户：wxhwjf

• 同步计数器和异步计数器在设计时有哪些区别？试用　六进制计数器和一个十进制计数器构成一个六十进制同步计数器。免费下载

  资源简介：同步计数器和异步计数器在设计时有哪些区别？试用　六进制计数器和一个十进制计数器构成一个六十进制同步计数器。

  标签： 步计数器 异步计数器 十进制计数器 十进制

  上传时间： 2013-12-14

  上传用户：xiaoyunyun

• 带左拐的交通灯设计与25进制的加法计数器免费下载

  资源简介：带左拐的交通灯设计与25进制的加法计数器，Maxplus2软件中的Verilog语言编写

  标签： 交通灯 进制 加法 计数器

  上传时间： 2015-10-08

  上传用户：Shaikh

• 基于fpga和sopc的用VHDL语言编写的EDA含异步清0和同步时钟使能的加法计数器免费下载

  资源简介：基于fpga和sopc的用VHDL语言编写的EDA含异步清0和同步时钟使能的加法计数器

  标签： fpga VHDL sopc EDA

  上传时间： 2014-01-17

  上传用户：lhw888

• 本程序实现了一个信号发生器。此信号发生器是由两个完全相同的可自加载加法计数器LCNT8组成免费下载

  资源简介：本程序实现了一个信号发生器。此信号发生器是由两个完全相同的可自加载加法计数器LCNT8组成，它的输出信号的高低电平脉宽可分别由两组8位预置数进行控制。

  标签： LCNT8 信号发生器 程序 加法

  上传时间： 2014-01-04

  上传用户：hoperingcong

• 用整数形式实现四位加法计数器的一个源程序免费下载

  资源简介：用整数形式实现四位加法计数器的一个源程序

  标签： 整数 加法 计数器 源程序

  上传时间： 2013-12-13

  上传用户：diets

• VHDL编写的四位加法计数器免费下载

  资源简介：VHDL编写的四位加法计数器，可以通过QuartusII环境验证

  标签： VHDL 编写 加法 计数器

  上传时间： 2013-12-03

  上传用户：ayfeixiao

• 设计含异步清零和同步时钟使能的加法计数器免费下载

  资源简介：设计含异步清零和同步时钟使能的加法计数器

  标签： 零 时钟 加法 计数器

  上传时间： 2014-11-26

  上传用户：luopoguixiong

• MAX+plus II编译的模30加法计数器免费下载

  资源简介：MAX+plus II编译的模30加法计数器，简单的与非门组成！

  标签： plus MAX 编译 模

  上传时间： 2016-11-14

  上传用户：hopy

• 一个8位的十进制频率计数器,功能经过测试.免费下载

  资源简介：一个8位的十进制频率计数器,功能经过测试.

  标签： 8位 十进制 频率计数器 测试

  上传时间： 2016-12-01

  上传用户：BIBI

• 实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器免费下载

  资源简介：实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器，例1是其VHDL描述。由实验图1所示，图中间是4位锁存器；rst是异步清信号，高电平有效；clk是锁存信号；

  标签： 实验 加法 异步复位 并行

  上传时间： 2013-12-18

  上传用户：cc1015285075

• vhdl实现一个4位十进制加法技术器。。。上传源代码免费下载

  资源简介：vhdl实现一个4位十进制加法技术器。。。上传源代码，和大家分享

  标签： vhdl 十进制 加法 源代码

  上传时间： 2013-12-01

  上传用户：chenlong

• 用VHDL 设计的单时钟同步十进制可逆计数器的设计免费下载

  资源简介：用VHDL 设计的单时钟同步十进制可逆计数器的设计

  标签： VHDL 时钟同步 十进制 计数器

  上传时间： 2017-05-13

  上传用户：gundamwzc

• 1数据传送与多字节十进制加法实验 1. 数据传送实验 把数据0A0H放到地址为40H内存单元免费下载

  资源简介：1数据传送与多字节十进制加法实验 1. 数据传送实验 把数据0A0H放到地址为40H内存单元，并将数值和地址分别递增1，要求一共做十次这样的操作。 将内存空间40H-49H的数值分别传递给50H-59H的内存空间中 2. 多字节十进制加法实验 将存放在单片机内部RAM...

  标签： 0A0H 40H 数据传送 实验

  上传时间： 2014-01-20

  上传用户：lanjisu111

• 含计数使能、异步复位和计数值并行预置功能4位加法计数器免费下载

  资源简介：含计数使能、异步复位和计数值并行预置功能4位加法计数器

  标签： 异步复位 并行 加法 数值

  上传时间： 2014-08-21

  上传用户：yxgi5

• 8位十进制频率计数器免费下载

  资源简介：8位十进制频率计数器毕业设计，不会 的同学可以来看下

  标签： 毕业设计

  上传时间： 2015-04-21

  上传用户：宋威震123

• 用74LS74双D触发器构成的异步二进制加法计数器免费下载

  资源简介：用74LS74双D触发器构成的异步二进制加法计数器的Multisim仿真。

  标签： 74 LS 双D触发器 二进制 加法 计数器

  上传时间： 2016-07-27

  上传用户：dazzle

• [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][免费下载

  资源简介：[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][1...

  标签： xilinx VHDL 01 02

  上传时间： 2014-09-06

  上传用户：han_zh

• 一种通用单片机数据采集电路的设计免费下载

  资源简介：在单片机应用系统中，有时需要采集大量的开关信号，由于信号多且接入方式不同，使得电路较复杂，占用了单片机大量资源，数据采集软件的开发量也较大。笔者用纯数字电路设计了一个特别适合于远程大数据量采集的电路（最大可采集１０２４个开关量，附图所示电路...

  标签： 用单片机 数据采集电路

  上传时间： 2013-10-14

  上传用户：tonyshao

• VHDL是Very High Speed Integrated Circuit Hardware Description Language的缩写免费下载

  资源简介：VHDL是Very High Speed Integrated Circuit Hardware Description Language的缩写， 意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计，它有独特的作用。它的硬件描述能力强，能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重...

  标签： Description Integrated Hardware Language

  上传时间： 2016-03-08

  上传用户：hwl453472107

• 数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时免费下载

  资源简介：数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。

  标签： 数控 分频器 数据 输入端

  上传时间： 2016-10-13

  上传用户：wangzhen1990

• MS P430 C 和汇编的嵌套采用C 语言进行程序设计,可大大提高软件开发效 率,增强代码的可靠性、可读性和可移植性,使设计者可以 将更多注意力集中在所需实现的功能上。16 位精简指令 集的M免费下载

  资源简介：MS P430 C 和汇编的嵌套采用C 语言进行程序设计,可大大提高软件开发效 率,增强代码的可靠性、可读性和可移植性,使设计者可以 将更多注意力集中在所需实现的功能上。16 位精简指令 集的MSP430 系列单片机,具有很强的处理能力,并具有 十进制加法指令和多条...

  标签： P430 MS 汇编 嵌套

  上传时间： 2013-12-17

  上传用户：llandlu

• 为了减轻大家负担免费下载

  资源简介：为了减轻大家负担，在次把带进位输入的8位加法计数器上传，希望能出分；力

  标签： 减 家

  上传时间： 2016-12-31

  上传用户：love_stanford

• 为了给大家紧张的工作减轻点负担免费下载

  资源简介：为了给大家紧张的工作减轻点负担，我把带进位输入的8位加法计数器上传在此，希望大家支持

  标签： 家 减

  上传时间： 2016-12-31

  上传用户：kiklkook