任意整数分频器的vhdl源程序,放心使用. 无版权问题,欢迎copy.
资源简介:任意整数分频器的vhdl源程序,放心使用. 无版权问题,欢迎copy.
上传时间: 2016-01-28
上传用户:372825274
资源简介:常用2、4、6及任意偶数分频器的vhdl代码实现(原创)
上传时间: 2013-12-17
上传用户:330402686
资源简介:常用1、3、5及任意奇数分频器的vhdl代码实现(原创)
上传时间: 2013-12-26
上传用户:rishian
资源简介:基于CPLD-FPGA的半整数分频器的设计,用于设计EDA
上传时间: 2013-09-03
上传用户:pioneer_lvbo
资源简介:基于CPLD-FPGA的半整数分频器的设计,用于设计EDA
上传时间: 2015-04-09
上传用户:凌云御清风
资源简介:第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计
上传时间: 2015-06-23
上传用户:tianyi223
资源简介:一个基于CPLD/FPGA的半整数分频器的设计的文档资料
上传时间: 2016-07-13
上传用户:CHENKAI
资源简介:半整数分频器的设计 请不要上传有版权争议的内容和木马病毒代码
上传时间: 2014-08-16
上传用户:trepb001
资源简介:半整数分频器的实现(verilog),本文以6.5分频为例!很实用的!
上传时间: 2014-08-20
上传用户:pompey
资源简介:分频器的vhdl描述,在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频
上传时间: 2014-01-16
上传用户:奇奇奔奔
资源简介:一个任意整数分频程序,采用vhdl语言编写,编译通过
上传时间: 2017-07-04
上传用户:xiaoxiang
资源简介:该文档为FPGA_ASIC-基于CPLD、FPGA的半整数分频器的设计讲解文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
上传时间: 2022-02-26
上传用户:slq1234567890
资源简介:半整数分频器电路的vhdl源程序,供大家学习和讨论。
上传时间: 2013-12-24
上传用户:gxf2016
资源简介:半整数分频器电路的vhdl源程序,供大家学习和讨论。\r\n
上传时间: 2013-09-04
上传用户:fdfadfs
资源简介:本文件是实现任意整数分频的vhdl代码,愿与大家分享!
上传时间: 2015-08-23
上传用户:ainimao
资源简介:任意N进制分频器的标准vhdl代码(原创)
上传时间: 2013-12-25
上传用户:洛木卓
资源简介:本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50%的奇数分频。利用vhdl语言编程,并用QUARTERS||4.0进行仿真,用 FPGA 芯片实现。 关键词:半整数,可控分频器,vhdl, FPGA
上传时间: 2015-11-27
上传用户:tyler
资源简介:vhdl实现任意整数分频,--只要把n设置成你要分频的数值就可以了
上传时间: 2015-10-15
上传用户:ukuk
资源简介:vhdl任意整数分频程序,只要讲n换成需要的数字就可以了!
上传时间: 2016-02-13
上传用户:dongbaobao
资源简介:这是用vhdl语言写的32位分频器的程序,可直接运行,看结果,欢迎使用。多指正,交流。
上传时间: 2015-05-11
上传用户:chenlong
资源简介:非整数分频器 分频系数为无限不循环小数 vhdl
上传时间: 2015-08-17
上传用户:cccole0605
资源简介:用VERILOG HDL实现的任意 频率分频器源代码,是一个通用的程序
上传时间: 2014-01-07
上传用户:alan-ee
资源简介:任意小数分频器产生原理,及详细说明文档,任意数分频(包括奇偶数和小数)的设计方法(含vhdl例子)
上传时间: 2013-12-11
上传用户:daoxiang126
资源简介:介绍了各种分频器的设计,vhdl描述。包括偶数分频器,奇数分频器,办整数分频器
上传时间: 2017-05-18
上传用户:haohaoxuexi
资源简介:一种实现任意整数分频的VHDL源代码,已经经过调试
上传时间: 2017-05-19
上传用户:chenxichenyue
资源简介:数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于vhdl 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现...
上传时间: 2014-11-29
上传用户:1051290259
资源简介:基于Quartus II的数控分频器的项目设计,实现对时钟信号的任意进制分频,包含了项目文件和vhdl源代码
上传时间: 2017-07-18
上传用户:yangbo69
资源简介:本文主要介绍了50%占空比三分频器的三种设计方法,并给出了图形设计、vhdl设计、编译结果和仿真结果。设计中采用EPM7064AETC44-7 CPLD,在QUARTUSⅡ4.2软件平台上进行。
上传时间: 2014-01-25
上传用户:凌云御清风
资源简介:分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太严格的设计,通过自主设计进行时钟分频的实现方法仍然非常流行。首先...
上传时间: 2016-06-14
上传用户:wpwpwlxwlx
资源简介:用VerilogHDL实现基于FPGA的通用分频器的设计
上传时间: 2013-10-28
上传用户:xiaoxiang