锁相环在通信中使用非常普遍

相 关 资 源

• 锁相环在通信中使用非常普遍免费下载

  资源简介：锁相环在通信中使用非常普遍，此代码用matlab编写，经过测试通过，锁相环仿真（源程序与仿真结果）

  标签： 锁相环 通信

  上传时间： 2015-12-27

  上传用户：yzy6007

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致,...

  标签： PLL 数字锁相环 接收 数字

  上传时间： 2013-12-31

  上传用户：hphh

• 锁相环在频率调制与解调电路中的应用免费下载

  资源简介：锁相环在频率调制与解调电路中的应用，打开后是pdf格式

  标签： 锁相环 调制与解调 电路 中的应用

  上传时间： 2017-02-02

  上传用户：wendy15

• 小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声, 传统的相位补偿方法由于对Aö D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器免费下载

  资源简介：小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声, 传统的相位补偿方法由于对A&ouml D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器对噪声具有整形的功 能, 因而将多阶的$2 调制器用于小数分频...

  标签： ouml 小数分频 锁相环 转换

  上传时间： 2017-01-04

  上传用户：498732662

• OFDM技术在通信中使用的相当广泛免费下载

  资源简介：OFDM技术在通信中使用的相当广泛，在此介绍了通信信道估计与同步技术研究。

  标签： OFDM 通信

  上传时间： 2016-05-25

  上传用户：410805624

• 锁相环的仿真以及含有文本免费下载

  资源简介：锁相环的仿真以及含有文本，希望能有帮助。锁相环对通信中还是很重要的

  标签： 锁相环 仿真

  上传时间： 2016-08-31

  上传用户：alan-ee

• 基于LabVIEW FPGA的三相锁相环设计与实现免费下载

  资源简介：基于LabVIEWFPGA的三相锁相环设计与实现摘要：针对传统 ＦＰＧＡ 模式开发的锁相环在实时人机交互方面的不足，设 计 了 基 于 ＬａｂＶＩＥＷ ＦＰＧＡ 技术的三相锁相环；方 案 以 ｓｂＲＩＯ－９６３１模块为硬件平台，利用 ＬａｂＶＩＥＷ 编程控制 ＦＰ...

  标签： labview fpga

  上传时间： 2022-02-18

  上传用户：XuVshu

• 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL免费下载

  资源简介：分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先...

  标签： altera FPGA PLL 分频器

  上传时间： 2016-06-14

  上传用户：wpwpwlxwlx

• 使用virlog语言编写的一个 锁相环的程序。可直接在cpld中应用。免费下载

  资源简介：使用virlog语言编写的一个 锁相环的程序。可直接在cpld中应用。

  标签： virlog cpld 语言 编写

  上传时间： 2013-12-24

  上传用户：GHF

• 针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的 新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电免费下载

  资源简介：针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的 新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利 用仿真波形验证该设计的合理性和有效性。整...

  标签： FPGA 297 HCT 高频感应

  上传时间： 2014-01-11

  上传用户：AbuGe

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

  标签： 数据 Q5 PLL 输入

  上传时间： 2014-06-09

  上传用户：daguda

• 智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信免费下载

  资源简介：智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信

  标签： VHDL CPLD 全数字 串行通信

  上传时间： 2014-01-08

  上传用户：weiwolkt

• 数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比免费下载

  资源简介：数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。

  标签： DPLL PLL 数字锁相环 数字通信

  上传时间： 2013-12-18

  上传用户：libenshu01

• 小波变换在感应加热电源锁相环中的应用研究免费下载

  资源简介：小波变换在感应加热电源锁相环中的应用研究

  标签： 小波变换 中的应用 感应加热电源 锁相环

  上传时间： 2013-12-19

  上传用户：sclyutian

• 基于DSP28335的软件锁相环及其在PWM整流器中的应用免费下载

  资源简介：该文档为基于DSP28335的软件锁相环及其在PWM整流器中的应用概述文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

  标签： dsp28335 pwm 整流器

  上传时间： 2022-01-06

  上传用户：

• FPGA内全数字延时锁相环的设计.rar免费下载

  资源简介：现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越...

  标签： FPGA 全数字 延时

  上传时间： 2013-06-10

  上传用户：yd19890720

• FPGA内嵌200MHz低噪声锁相环时钟发生器免费下载

  资源简介：FPGA器件在通信、消费类电子等领域应用越来越广泛，随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先，描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性...

  标签： FPGA 200 MHz 内嵌

  上传时间： 2013-04-24

  上传用户：变形金刚

• 应用于十万门FPGA的全数字锁相环设计免费下载

  资源简介：在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时...

  标签： FPGA 应用于 全数字 锁相环

  上传时间： 2013-07-06

  上传用户：LouieWu

• 基于FPGA的全数字锁相环的设计免费下载

  资源简介：随着现代集成电路技术的发展，锁相环已经成为集成电路设计中非常重要的一个部分，所以对锁相环的研究具有积极的现实意义。然而传统的锁相环大多是数模混合电路，在工艺上与系统芯片中的数字电路存在兼容问题。因此设计一...

  标签： FPGA 全数字 锁相环

  上传时间： 2013-06-09

  上传用户：mosliu

• 高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题免费下载

  资源简介：针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的\r\n新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利\r\n用仿真波形验证该设计的合理性和有效性...

  标签： 高频感应 加热电源 模拟锁相环 频率

  上传时间： 2013-08-22

  上传用户：nairui21

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上； 顶层文件是PLL.GDF

  标签： Q5 数据 PLL 输入

  上传时间： 2017-07-24

  上传用户：璇珠官人

• 锁相环集成电路CD4046机器在自动化仪表中的应用免费下载

  资源简介：锁相环集成电路CD4046机器在自动化仪表等场合的一些典型应用。

  标签： 4046 CD 锁相环 机器 中的应用 自动化仪表 集成电路

  上传时间： 2016-07-12

  上传用户：再见大盘鸡

• 关于数字锁相环的使用免费下载

  资源简介：关于数字锁相环的使用，结合FM,AM的使用来说明

  标签： 数字锁相环

  上传时间： 2013-12-29

  上传用户：虫虫虫虫虫虫

• 使用VHDL实现锁相环,是个学习VHDL的好例子,与众分享免费下载

  资源简介：使用VHDL实现锁相环,是个学习VHDL的好例子,与众分享

  标签： VHDL 锁相环 分

  上传时间： 2015-07-15

  上传用户：wab1981

• 为了测量 DVD的Jitter ,需要知道刻录时钟。针对 DVD 特殊的数据格式 NRZI,提出一个专用的时钟恢复系 统 ,用于从读出的 RF信号中恢复写时钟。这个系统采用基于锁相环的双环结构。介绍免费下载

  资源简介：为了测量 DVD的Jitter ,需要知道刻录时钟。针对 DVD 特殊的数据格式 NRZI,提出一个专用的时钟恢复系 统 ,用于从读出的 RF信号中恢复写时钟。这个系统采用基于锁相环的双环结构。介绍系统结构、各个模块的构成原理、数 学模型 ,并结合 Simulink 给出仿真结果...

  标签： DVD Jitter NRZI 时钟

  上传时间： 2015-10-13

  上传用户：1079836864

• 介绍了如何使用数字锁相环,如何用VHDL实现数字锁相环免费下载

  资源简介：介绍了如何使用数字锁相环,如何用VHDL实现数字锁相环

  标签： VHDL 数字锁相环 如何使用

  上传时间： 2013-12-29

  上传用户：huql11633

• 在QuartusII中使用AHDL语言编写一个RS232串行数据通信接口免费下载

  资源简介：在QuartusII中使用AHDL语言编写一个RS232串行数据通信接口，要求设计输入输出端口，要求能提供的接收端口正确地接收。其中1bit作为start位，8bit作为数据，1bit作为end位。

  标签： QuartusII AHDL 232 RS

  上传时间： 2013-12-19

  上传用户：huyiming139

• 几个锁相环仿真程序－通信技术－不记得哪来的啦。希望有用……。免费下载

  资源简介：几个锁相环仿真程序－通信技术－不记得哪来的啦。希望有用……。

  标签： 锁相环 仿真程序 通信技术

  上传时间： 2014-01-01

  上传用户：zsjinju

• 通信领域－－锁相环原理－适合仿真学习…………。免费下载

  资源简介：通信领域－－锁相环原理－适合仿真学习…………。

  标签： 通信领域 仿真 锁相环

  上传时间： 2014-01-03

  上传用户：zhyiroy

• 关于在FPGA或CPLD锁相环PLL原理与应用,介绍用FPGA的分频技术.免费下载

  资源简介：关于在FPGA或CPLD锁相环PLL原理与应用,介绍用FPGA的分频技术.

  标签： FPGA CPLD PLL 锁相环

  上传时间： 2016-05-12

  上传用户：edisonfather