CPU外围IC地址译码及读写寄存器的VHDL实现

资 源 简 介

CPU外围IC地址译码及读写寄存器的VHDL实现

您 可 能 感 兴 趣 的

• CPU外围IC地址译码及读写寄存器的VHDL实现
• 这是兼容的8051 VHDL CPU实现
• 最高优先级编码器 8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使用select语句）
• 这是用VHDL编写的译码程序,程序简单易懂
• 用ISE开发的VHDL随机地址发生器,采用循环计数生成地址
• 程序的地址译码
• VHDL _HDB3编译码,基于MAXPLUS平台,有完整的仿真波形.
• 基于VHDL的LS138译码器的实现 一个很简单的程序
• 用vhdl语言编写译码器
• 地址译码