Verilog编写的M序列发生器

资 源 简 介

Verilog编写的M序列发生器，希望能对大家带来帮助。

您 可 能 感 兴 趣 的

• 是一个m序列的发生器
• Verilog编写的M序列发生器
• 利用matlab编写的m序列发生器。内容参见《FPGA设计及应用》褚振勇编 西安电子科技大学出版社
• 用Verilog编写的一个简单的产生伪随机序列的代码（m序列）
• 基于FPGA的可编程m序列发生器的实现
• 基于FPGA的m序列发生器实现
• m序列发生器(简单型码序列发生器-----simple shift register generator)
• 一个典型的m序列发生器
• 随机序列发生器,是一个m序列,生成函数都写在里面,位宽为4,可以改变!
• 让读者对基于VHDL可编程m序列发生器有更深的了解