纯组合逻辑构成的乘法器虽然工作速度比较快

相 关 资 源

• 纯组合逻辑构成的乘法器虽然工作速度比较快免费下载

  资源简介：纯组合逻辑构成的乘法器虽然工作速度比较快，但过于占用硬件资源，难以实现宽位乘法器，基于PLD器件外接ROM九九表的乘法器则无法构成单片系统，也不实用。这里介绍由八位加法器构成的以时序逻辑方式设计的八位乘法器，具有一定的实用价值，而且由FPGA构成实验...

  标签： 组合逻辑 乘法器 比较 速度

  上传时间： 2017-02-03

  上传用户：xzt

• 基于java的一个分词程序 速度比较快 精确度比较高免费下载

  资源简介：基于java的一个分词程序 速度比较快 精确度比较高

  标签： java 比较 分 程序

  上传时间： 2014-08-17

  上传用户：龙飞艇

• vhdl语言的100个例子 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移免费下载

  资源简介：vhdl语言的100个例子 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数

  标签： 100 vhdl VHDL 语言

  上传时间： 2013-12-13

  上传用户：古谷仁美

• 用C语言实现的乘法器免费下载

  资源简介：用C语言实现的乘法器

  标签： C语言 乘法器

  上传时间： 2013-12-08

  上传用户：moerwang

• 嵌入式系统的乘法器试验报告 包括源代码 用VHDl语言编写免费下载

  资源简介：嵌入式系统的乘法器试验报告 包括源代码 用VHDl语言编写

  标签： VHDl 嵌入式系统 乘法器 报告

  上传时间： 2013-12-26

  上传用户：wang5829

• 自已写的一个16X16的乘法器免费下载

  资源简介：自已写的一个16X16的乘法器，速度比较慢。初学者练习练习！

  标签： 16X16 乘法器

  上传时间： 2015-03-31

  上传用户：love1314

• 这个是用vhdl编写的乘法器,仅仅供大家参考免费下载

  资源简介：这个是用vhdl编写的乘法器,仅仅供大家参考

  标签： vhdl 编写 乘法器 家

  上传时间： 2015-05-06

  上传用户：我们的船长

• 一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法免费下载

  资源简介：一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。

  标签： Booth 符号 乘法器 二进制数

  上传时间： 2013-12-23

  上传用户：skfreeman

• 该源码实现了一个8*8位的乘法器免费下载

  资源简介：该源码实现了一个8*8位的乘法器，在实现的过程中用到了宏单元

  标签： 源码 乘法器

  上传时间： 2013-12-28

  上传用户：bakdesec

• 12乘12的乘法器 采用adhl语言编写免费下载

  资源简介：12乘12的乘法器 采用adhl语言编写

  标签： adhl 乘法器 语言 编写

  上传时间： 2014-01-11

  上传用户：silenthink

• ８＊８的乘法器verilog源代码,经过编译仿真的免费下载

  资源简介：８＊８的乘法器verilog源代码,经过编译仿真的，绝对真确，对初学者很有帮助

  标签： verilog 乘法器 源代码 仿真

  上传时间： 2014-01-14

  上传用户：txfyddz

• 一个用VerilogHDL语言编写的8X8的乘法器免费下载

  资源简介：一个用VerilogHDL语言编写的8X8的乘法器

  标签： VerilogHDL 8X8 语言 编写

  上传时间： 2015-07-22

  上传用户：teddysha

• 用VHDL语言编写的三位二进制的乘法器免费下载

  资源简介：用VHDL语言编写的三位二进制的乘法器，其原理是每位相乘后再错位相加

  标签： VHDL 语言 编写 二进制

  上传时间： 2014-08-31

  上传用户：66666

• ~~~ ~~~ ~32*32的乘法器免费下载

  资源简介：~~~ ~~~ ~32*32的乘法器

  标签： 32 乘法器

  上传时间： 2015-10-28

  上传用户：jhksyghr

• 一个用VHDL语言编写的乘法器程序免费下载

  资源简介：一个用VHDL语言编写的乘法器程序，望大家多多支持啊。

  标签： VHDL 语言 编写 乘法器

  上传时间： 2015-12-09

  上传用户：hewenzhi

• 介绍了几种常用的乘法器的设计免费下载

  资源简介：介绍了几种常用的乘法器的设计，carry_save_mult，ripple_carry_mult等，压缩包中包含结构流程图，用verilogHDL语言，采用modelsim仿真验证

  标签： 乘法器

  上传时间： 2013-12-19

  上传用户：pompey

• 浮点型的乘法器,采用VHDL语言描述浮点型的乘法器,文中包含测试文件免费下载

  资源简介：浮点型的乘法器,采用VHDL语言描述浮点型的乘法器,文中包含测试文件

  标签： VHDL 浮点 乘法器 测试

  上传时间： 2013-12-16

  上传用户：asdfasdfd

• 使用硬件实现,效率较高的乘法器,通过FPGA验证的免费下载

  资源简介：使用硬件实现,效率较高的乘法器,通过FPGA验证的

  标签： FPGA 硬件实现 效率 乘法器

  上传时间： 2013-12-10

  上传用户：龙飞艇

• 脉动乘法器：一个GF(2m)域上的Digit-Serial 脉动结构（Systolic）的乘法器免费下载

  资源简介：脉动乘法器：一个GF(2m)域上的Digit-Serial 脉动结构（Systolic）的乘法器

  标签： Digit-Serial Systolic 脉动 乘法器

  上传时间： 2014-11-24

  上传用户：youth25

• 8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器免费下载

  资源简介：8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。 2． ultiplier_quick_add_5...

  标签： ultipler_quick_add booth 乘法器 测试

  上传时间： 2016-07-12

  上传用户：zhaiye

• xilinx里的乘法器ip核程序免费下载

  资源简介：xilinx里的乘法器ip核程序，booth乘法 wallace tree算法 4-2压缩编码 超前进位加法

  标签： xilinx 乘法器 程序

  上传时间： 2016-10-17

  上传用户：ve3344

• verilog 写的两种方式的乘法器 不错!免费下载

  资源简介：verilog 写的两种方式的乘法器 不错!

  标签： verilog 方式 乘法器

  上传时间： 2016-12-12

  上传用户：一诺88

• 椭圆曲线加密算法中的乘法器的生成免费下载

  资源简介：椭圆曲线加密算法中的乘法器的生成，主要功能是实现在素域上的多项式模P(大素数）乘的运算。

  标签： 椭圆曲线 加密算法 乘法器

  上传时间： 2014-06-11

  上传用户：waizhang

• RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计免费下载

  资源简介：RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计

  标签： CORDIC FIFO 204 188

  上传时间： 2017-01-24

  上传用户：缥缈

• 由verilog编写的乘法器免费下载

  资源简介：由verilog编写的乘法器，通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。

  标签： verilog 编写 乘法器

  上传时间： 2014-08-29

  上传用户：luopoguixiong

• 用impulse c编写的18x18位的乘法器。免费下载

  资源简介：用impulse c编写的18x18位的乘法器。

  标签： impulse 18x18 编写 乘法器

  上传时间： 2014-01-14

  上传用户：jiahao131

• 一个以LABVIEW环境开发的乘法器程序后面板和前面板免费下载

  资源简介：一个以LABVIEW环境开发的乘法器程序后面板和前面板

  标签： LABVIEW 面板 环境 乘法器

  上传时间： 2017-03-28

  上传用户：xuanchangri

• 本程序是11位带符号位的乘法器免费下载

  资源简介：本程序是11位带符号位的乘法器，其中最高位为符号位(sign)，中间7位是指数部分(Exponent)，最后3位是尾数(Matissa)。表示数据的范围是-2^-63-----+2^64.该工程文件有完整的程序，以及波形,验证正确。

  标签： 程序 乘法器 符号

  上传时间： 2013-12-31

  上传用户：大三三

• 用spice描述的8x8改进Booth码加wallance压缩的乘法器免费下载

  资源简介：用spice描述的8x8改进Booth码加wallance压缩的乘法器，并且进行了优化，时间性能相当高

  标签： wallance spice Booth 8x8

  上传时间： 2013-12-21

  上传用户：lmeeworm

• 这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器免费下载

  资源简介：这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器

  标签： vhdl 硬件描述语言 乘法器 多路

  上传时间： 2013-12-31

  上传用户：songyue1991