虫虫首页
|
资源下载
|
资源专辑
|
精品软件
登录
|
注册
首 页
资源下载
资源专辑
技术阅读
电 路 图
教程书籍
在线计算器
代码搜索
资料搜索
代码搜索
热门搜索:
fpga
51单片机
protel99se
机器人
linux
单片机
dsp
arm
Proteus
matlab
您现在的位置是:
虫虫下载站
>
资源下载
>
通讯/手机编程
> 用verilog编写的bch译码器
用verilog编写的bch译码器
资源大小:
350 K
上传时间:
2013-12-15
上传用户:
bobar
资源积分:
2 下载积分
标 签:
verilog
bch
编写
译码器
资 源 简 介
用verilog编写的bch译码器,包括测试文件,随机加载了比特流,进行了测试。
免注册下载
普通下载
相 关 资 源
您 可 能 感 兴 趣 的
用vhdl语言编写译码器
用verilog编写的bch译码器
基于FPGA的RS码编译码器的设计与实现
这是一个用C语言编写的哈夫曼编/译码器程序
这是一个rs译码器的verilog程序运行于quatus
介绍了一种串行LDPC码的编码器和译码器的实现形式 C++环境下编写。有些地方还需完善
47译码器器的verilog源代码,经过编译仿真的
使用Verilog硬件描述语言编程的38译码器
一个用VHDL语言编写的译码器程序
基于fpga和sopc的用VHDL语言编写的EDA7段数码显示译码器
收藏
赞(146)
踩(0)
用户登录/注册
×
确认下载
×
免注册下载
×
扫码关注并回复消息
发送: “MPS新能源” 获取验证码,验证成功后下载文件。
提交
请输入正确的验证码
用户登录
×
用户注册
×