2,1,7卷积码译码s-function
资源简介:2,1,7卷积码译码s-function
上传时间: 2013-12-25
上传用户:llandlu
资源简介:这是一种用C实现的(2,1,7)卷积码维特比译码算法的软件实现.
上传时间: 2013-12-14
上传用户:515414293
资源简介:提出了一个采用(2,1,7)卷积码+QPSK的中频调制解调方案,并在Xilinx公司的100万 门FPGA芯片上实现了该系统。该系统在信噪比SNR为6dB左右时可实现速率超过1Mbit/s、误码率 小于10-5的数据传输。
上传时间: 2014-01-05
上传用户:exxxds
资源简介:压缩包内为本人写的(2,1,3)卷积码编码器和维特比(viterbi)译码器.编码器和译码器分别封装在一个类中,每个类的方法和变量均有注解
上传时间: 2014-11-28
上传用户:xieguodong1234
资源简介:(2,1,3)卷积码搭建了简单的系统来进行纠错展示,可以实现从编码,加入错误,译码,输入输出码字对比等基本功能,另外加入了交互模块,用户可以自己设定错误比特的数目和位置,使纠错功能显而易见.
上传时间: 2013-12-20
上传用户:13517191407
资源简介:瑞利信道下(2,1,3)卷积码仿真,得到误码率曲线。
上传时间: 2014-01-06
上传用户:363186
资源简介:(2,1,9)卷积码的一个查找表,用与(2,1,9)卷积码的编码,可以根据寄存器的状态来判别输出数.
上传时间: 2016-01-28
上传用户:1079836864
资源简介:本程序是在Quartus7.2环境下编译的一个简单的(2,1,3)卷积码,能够成功地编译和仿真。
上传时间: 2016-03-24
上传用户:change0329
资源简介:电子通信系统的建模与仿真 第7章 通信系统差错控制仿真 7.1 缩短卷积码 7.2 有缩短卷积码加交织的差错控制系统研究 7.3 自适应均衡系统(LMS算法) 7.4 迭代译码的级联卷积码
上传时间: 2016-09-06
上传用户:aa17807091
资源简介:卷积码译码算法改进 实现Conv.(2,1,9)的编码、软判决滑动窗维特比译码,其生成多项式为G0=561(八进制),G1=753(八进制),调制方式为BPSK,信道为AWGN,比较不同的译码深度对译码器性能的影响
上传时间: 2014-01-05
上传用户:wfl_yy
资源简介:matlab实现(2,1,3)卷积码的编码和译码
上传时间: 2016-05-27
上传用户:时空凝滞
资源简介:给出了(2,1,3)卷积编码和维特比译码的源程序
上传时间: 2014-01-11
上传用户:qwe1234
资源简介:(2,1,9)卷积编解码器,译码部分采用Vitebi译码算法,设计使用Verilog HDL语言,在Modelsim平台下仿真通过
上传时间: 2013-12-17
上传用户:hphh
资源简介:EDA卷积码编解码器实现技术针对某扩频通信系统数据纠错编码的需要, 构造并分析了(2 , 1 , 6) 卷积码编解码器的基本工作原理, 提出了基于MAX +
上传时间: 2013-07-18
上传用户:ynwbosss
资源简介:卷积码译码值最终输出算法,输入为软迭代编码输入,输出为软译码输出 即SISO算法。
上传时间: 2014-02-18
上传用户:cursor
资源简介:很好的卷积码译码资料,关键字Viterbi 译码算法,BCJR 译码算法
上传时间: 2016-11-07
上传用户:xmsmh
资源简介:高质量Viterbi译码器,用于卷积码译码
上传时间: 2017-05-17
上传用户:时代电子小智
资源简介:随着纠错编码理论研究的不断深入,纠错码的实际应用越来越广泛。卷积码作为其中重要的一种,已被大多数通信系统所采用。(2,1,7)卷积码是一种短约束长度最佳码,编、译码器易于实现,且具有较强的纠错能力。 本文研究了IEEE 802.11协议中(2,1,7)卷积码编码、交...
上传时间: 2013-05-25
上传用户:00.00
资源简介:扩频发射机,信道编码采用(2, 1, 7)卷积 码, 扩频模块采用扩频长度255 的kasami码, 极性变换模块为3bit 量化模式, 内插模块为每两比特间插入7bit 和输出滤波为16 阶的FIR 滤波器。
上传时间: 2017-06-11
上传用户:小宝爱考拉
资源简介:卷积码编码和维特比解码 当K为7 时 供大家参考Convolutional encoding and Viterbi decoding with k 7 rate 1 2
上传时间: 2013-12-22
上传用户:zjf3110
资源简介:给出了由(2 ,1 ,N) 系列卷积码作为母码产生的punctured 卷积码的编码及其Viterbi 译码的 软件实现方法,从而为各种不同码率的卷积码的编、译码给出了一种通用的实现方法,并且为多级 编码分量码的设计提供了条件
上传时间: 2013-11-30
上传用户:zhengzg
资源简介:(2,1,3)卷积码的Viterbi译码C程序,已经验证成功
上传时间: 2016-05-23
上传用户:plsee
资源简介:matlab实现卷积码编码译码(2,1,6)
上传时间: 2014-12-22
上传用户:ukuk
资源简介:数字信息在有噪声的信道中传输时,受到噪声的影响,误码总是不可避免的。根据香农信息理论,只要使Es/N0足够大,就可以达到任意小的误码率。采用差错控制编码,即信道编码技术,可以在一定的Es/N0条件下有效地降低误码率。按照对信息元处理方式不同,信道编码...
上传时间: 2013-06-24
上传用户:lingduhanya
资源简介:清华大学 信道编码课件 基本概念和方法(1) 线性分组码(1) 循环码(4) 卷积码(4) 级联码(2) 编码调制(2) 信道编码应用(1)
上传时间: 2014-01-21
上传用户:koulian
资源简介:利用verilog实现的一个(2,1,2)卷积码的编码器,很有用的哟!
上传时间: 2016-07-08
上传用户:hustfanenze
资源简介:对码率为1/n的递归卷积码(系统码!)的最大似然译码,采用相关度量,截断长度为1024,最大状态数为1024
上传时间: 2014-11-29
上传用户:kr770906
资源简介:能够测试不同码率(1/2,1/3)的卷积码在awgn信道下的性能
上传时间: 2013-12-27
上传用户:gundan
资源简介:卷积码(2,1,6),完整的工程文件,已经调试通过
上传时间: 2015-12-04
上传用户:561596
资源简介:卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法,该算法译码性能好、速度快,并且硬件实现结构比较简单,是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展,使用FPGA实现Viterbi译码器的设...
上传时间: 2013-06-24
上传用户:myworkpost