卷积码的Viterbi译码算法仿真程序 要求:递归卷积码,归零处理
资源简介:卷积码的Viterbi译码算法仿真程序 要求:递归卷积码,归零处理
上传时间: 2015-09-15
上传用户:fredguo
资源简介:信道编码中的卷积码的编译码Matlab仿真程序。有资源大家共享才是真的好
上传时间: 2013-12-15
上传用户:zhaiyanzhong
资源简介:matlab环境下 LDPC码的编译码算法仿真
上传时间: 2014-01-21
上传用户:稀世之宝039
资源简介:(2,1,3)卷积码的Viterbi译码C程序,已经验证成功
上传时间: 2016-05-23
上传用户:plsee
资源简介:实现了卷积码的Viterbi译码,软判决和硬判决均可实现,是从英文教学书上抄下来的。
上传时间: 2014-01-20
上传用户:270189020
资源简介:该程序是用C编写的RM码的编译码算法,用于仿真AWGN信道下的性能.
上传时间: 2015-10-19
上传用户:helmos
资源简介:对分组码的chase2译码算法比较与硬判决,未编码情况下的提高了误码率增加了编码增益
上传时间: 2015-06-23
上传用户:qq21508895
资源简介:自己编写的Viterbi译码算法,为课堂作业。比较简单易懂。
上传时间: 2013-12-17
上传用户:ggwz258
资源简介:这是我同学在公司编写的Viterbi译码算法,已经得到肯定
上传时间: 2013-11-29
上传用户:hustfanenze
资源简介:matlab语言编写的gardner的定时同步算法仿真程序
上传时间: 2016-06-03
上传用户:xg262122
资源简介:运动目标跟踪的多模型算法仿真程序 运动目标跟踪的多模型算法仿真程序
上传时间: 2017-07-16
上传用户:songrui
资源简介:我写的二维链表程序(采用非递归算法实现了二维链表程序),大家可以自由使用!如果有更好的算法请给我回复.
上传时间: 2014-11-16
上传用户:wyc199288
资源简介:卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法,该算法译码性能好、速度快,并且硬件实现结构比较简单,是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展,使用FPGA实现Viterbi译码器的设...
上传时间: 2013-06-24
上传用户:myworkpost
资源简介:实现了二进制卷积码的Viterbi硬判,软判,以及穿孔卷积码
上传时间: 2017-07-22
上传用户:SimonQQ
资源简介:Viterbi译码算法是一种卷积码的解码算法,本实例用C语言实现Viterbi译码!
上传时间: 2017-04-28
上传用户:pompey
资源简介:MATLBA 信道仿真,完成信道卷积码循环码的编译码
上传时间: 2014-01-19
上传用户:refent
资源简介:卷积码的vitrbi译码 M语言仿真 包括各种情况下的 对比
上传时间: 2016-07-14
上传用户:sssl
资源简介:卷积码和Viterbi译码的TI C54代码
上传时间: 2013-12-22
上传用户:tedo811
资源简介:matlab编的卷积码的编译码程序,译码算法用的是维特比算法
上传时间: 2017-03-27
上传用户:缥缈
资源简介:matlab 实现卷积码的编译码程序 以及仿真和调试程序 可以使用了94了
上传时间: 2014-01-17
上传用户:ma1301115706
资源简介: 本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究,并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。 首先介绍了卷积码及Viterbi译码算法的基本原理,并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的...
上传时间: 2013-07-30
上传用户:13913148949
资源简介:卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法,它具有译码效率高、速度快等特点,被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9,码率为1/2,采用软判决方式的Viterbi译码器...
上传时间: 2013-07-23
上传用户:叶山豪
资源简介:·卷积编码及基于DSP的Viterbi译码器设计
上传时间: 2013-04-24
上传用户:Jason1990
资源简介:system view软件实现的卷积码的编码译码过程
上传时间: 2013-12-16
上传用户:zm7516678
资源简介:卷积码的Viterbi解码器,用C编写的。很好用
上传时间: 2013-12-17
上传用户:小宝爱考拉
资源简介:对码率为1/n的递归卷积码(系统码!)的最大似然译码,采用相关度量,截断长度为1024,最大状态数为1024
上传时间: 2014-11-29
上传用户:kr770906
资源简介:卷积码的MATLAB译码,对习惯用此语言的编程都大有帮助
上传时间: 2013-12-26
上传用户:caiiicc
资源简介:本例是关于卷积码的一个简单算法,用verilog HDL语言编写,整个文档包括了产生卷积的整个工程。
上传时间: 2017-06-27
上传用户:ecooo
资源简介:FPGA实现卷积码的功能 是一个卷积码的编译码过程实现
上传时间: 2014-01-18
上传用户:jjj0202
资源简介:本文主要研究Turbo码的编码和译码算法及其FPGA硬件实现.在概述信道编码理论及其发展历程之后,简要地论述了Turbo码的原理.然后分别对Turbo码的MAP译码算法,LOG-MAP算法进行推导,在给出LOG-MAP的推导之后,提出了对于LOG-MAP译码算法的两点改进,采用三阶牛顿插值...
上传时间: 2013-06-19
上传用户:plsee