2_1_9_软判决Viterbi译码器的设计与FPGA实现论文
资源简介:2_1_9_软判决Viterbi译码器的设计与FPGA实现论文
上传时间: 2018-03-26
上传用户:laurentnov
资源简介:Viterbi译码器的设计与FPGA实现
上传时间: 2018-03-26
上传用户:laurentnov
资源简介:卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法,它具有译码效率高、速度快等特点,被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9,码率为1/2,采用软判决方式的Viterbi译码器...
上传时间: 2013-07-23
上传用户:叶山豪
资源简介:卷积编码器和Viterbi译码器的设计与仿真
上传时间: 2013-12-25
上传用户:yoleeson
资源简介:Viterbi译码器的一种FPGA实现.是一个cs252\r\n的project的result\r\n供大家研究用
上传时间: 2013-09-06
上传用户:dsgkjgkjg
资源简介:Viterbi译码器的一种FPGA实现.是一个cs252 的project的result 供大家研究用
上传时间: 2013-12-16
上传用户:lunshaomo
资源简介: 本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究,并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。 首先介绍了卷积码及Viterbi译码算法的基本原理,并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的...
上传时间: 2013-07-30
上传用户:13913148949
资源简介:三篇关于Viterbi FPGA编译码器的优化设计文档: 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Viterbi译码器的设计与实现.pdf
上传时间: 2013-11-27
上传用户:邶刖
资源简介:Turbo码是一类并行级联的系统卷积码,它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计,多个子码通过交织器隔离进行并行级联编码输出,增大了码距。译码器则以类似...
上传时间: 2013-04-24
上传用户:shanml
资源简介:Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式,在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法,分析了改进后的Euclid算法和改进后的...
上传时间: 2013-06-11
上传用户:奇奇奔奔
资源简介:基于vhdl的hdb3编译码器的设计与实现
上传时间: 2014-01-13
上传用户:2525775
资源简介:无线局域网(WLAN,Wireless Local Area Network)是未来移动通信系统的重要组成部分.为了满足用户高速率、方便灵活的接入互联网的需求,WLAN的研究和建设正在世界范围内如火如荼的展开.由于摆脱了有线连接的束缚,无线局域网具有移动性好、成本低和不会出现线缆故...
上传时间: 2013-06-19
上传用户:xinzhch
资源简介:本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器,也可以集成到大规模ASIC通信芯片中,作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法,与基二算法相比,其译码速率在理论...
上传时间: 2013-04-24
上传用户:181992417
资源简介:介绍了符合CCSDS标准的RS(255,223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级流水线结构实现,减小了译码器的时延,提高了译码的速率,使用了VHDL语言完成译码器...
上传时间: 2013-10-17
上传用户:cc1915
资源简介:介绍了符合CCSDS标准的RS(255,223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级流水线结构实现,减小了译码器的时延,提高了译码的速率,使用了VHDL语言完成译码器...
上传时间: 2013-12-13
上传用户:yzhl1988
资源简介:卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法,该算法译码性能好、速度快,并且硬件实现结构比较简单,是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展,使用FPGA实现Viterbi译码器的设...
上传时间: 2013-06-24
上传用户:myworkpost
资源简介:本文以某型号接收机的应用为背景,主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括:码型、ACS(加比选)单元的数目、软判决比特数、回溯...
上传时间: 2013-04-24
上传用户:waizhang
资源简介:介绍了Viterbi译码器的编解码器的设计,包括decoder.v,encoder.v.control.v,ram.v等,压缩 包里面有pdf说明
上传时间: 2013-12-20
上传用户:zhichenglu
资源简介:适合高速Viterbi译码器的hdl的设计与实现
上传时间: 2014-01-19
上传用户:aeiouetla
资源简介:卷积编码是深空通信系统和无线通信系统中常用的一种编码方式。Viterbi码算法是卷积码的一种最大似然译码算法,它按照最大似然译码准则,在网格图上找出一条最大似然路径来得到译码结果。本设计的主要内容是3比特软判决Viterbi译码器的FPGA实现,设计是采用硬...
上传时间: 2013-07-02
上传用户:坏天使kk
资源简介:基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码,它是数字基带传输中的一种重要码型,具有频谱中无直流分量、能量集中、提取位同步信息方便等优点。HDB3 码是在AMI码(极性交替转换码)的基础上发展起来的,解决了AMI码在连0码过多时...
上传时间: 2015-12-21
上传用户:jeffery
资源简介:38译码器的设计,使用vhdl设计译码器,可以下载到开发板上看结果
上传时间: 2013-12-17
上传用户:lnnn30
资源简介:<Verilog HDL 语言编程》 RS(204,188)译码器的设计
上传时间: 2013-11-30
上传用户:lizhen9880
资源简介:Viterbi译码器的IP核,可以直接编译使用
上传时间: 2016-11-03
上传用户:希酱大魔王
资源简介:精通verilog HDL语言编程源码9——RS(204,188)译码器的设计
上传时间: 2013-12-20
上传用户:独孤求源
资源简介:RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计
上传时间: 2017-01-24
上传用户:缥缈
资源简介:Viterbi译码器的FPGA实现代码,来在国外大学论坛.
上传时间: 2017-04-13
上传用户:维子哥哥
资源简介:一种基于FPGA的Viterbi译码器一种基于FPGA的Viterbi译码器
上传时间: 2013-11-25
上传用户:xg262122
资源简介:IEEE802旗下的无线网络协议引领了无线网络领域的新革命,其不断提升的速度优势满足了人们对于高速无线接入的迫切要求,在这其中,OFDM技术所起的作用不可小觑。随着FPGA、信号处理和通信技术的发展,OFDM的应用得到了长足的进步。在此情况下,以OFDM技术为核...
上传时间: 2013-07-13
上传用户:远远ssad
资源简介:数字高清电视是当前世界上最先进的图像压缩编码技术和数字传输技术的结合,是高技术竞争的焦点之一。其中,信道处理系统及其相关芯片更是集中了数字信号处理、前向纠错编解码等数字电视传输的核心技术,成为设计和开发整个数字电视系统的关键技术之一。本文以...
上传时间: 2013-07-10
上传用户:gmh1314