题目：一位加法器的设计
试实现一个十进制的1位数加法器，其中十进制数编码为8421码。十进制数加法可首先转换为二进制加法来执行。然后，若得到的和大于9，则产生一个进位值，并在得到的和值上加6(这是用来补足未使用的六种输入组合)。
要求：（1）利用基本逻辑门电路和编码器，译码器及计数器完成电路；
（2）用LED管显示。
资源简介：实现一位加法器的设计，假设输入参数为A,B，则输出为A,B的和
上传时间： 2017-01-02
上传用户：baiom
资源简介：题目：一位加法器的设计 试实现一个十进制的1位数加法器，其中十进制数编码为8421码。十进制数加法可首先转换为二进制加法来执行。然后，若得到的和大于9，则产生一个进位值，并在得到的和值上加6(这是用来补足未使用的六种输入组合)。 要求：（1）利用...
上传时间： 2017-05-09
上传用户：明天明天明天
资源简介：由寄存器,全加器,移位寄存器,计数器,触发器和门电路构成补码一位除法器,将开关设定的补码形式出现的除数,被除数存入相应寄存器中.能用单脉冲按步演示运算全过程.
上传时间： 2013-12-24
上传用户：bjgaofei
资源简介：为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为...
上传时间： 2013-12-19
上传用户：jshailingzzh
资源简介：介绍8位加法器、分频电路、数字秒表的PPT，带源码，解释详细，一步一步学习，是学习VHDL的好
上传时间： 2013-12-23
上传用户：Divine
资源简介：8位加法器和减法器设计实习报告
上传时间： 2013-10-22
上传用户：sjyy1001
资源简介：超前进位加法器的设计
上传时间： 2013-10-19
上传用户：shen_dafa
资源简介：VHDL实现的超前进位加法器
上传时间： 2015-03-04
上传用户：leehom61
资源简介：8位加法器的原代码,主要内容下载看了就知道
上传时间： 2013-12-16
上传用户：思琦琦
资源简介：大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟，数码显示，74ls138，8，4位计数器，d，rs触发器，加法器，交通灯等，此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚
上传时间： 2013-12-23
上传用户：qiaoyue
资源简介：11,13,16位超前进位加法器的Verilog HDL源代码。
上传时间： 2013-12-28
上传用户：ouyangtongze
资源简介：Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序
上传时间： 2015-05-13
上传用户：我们的船长
资源简介：这是用vhdl编写的四位加法器，请多指教
上传时间： 2013-12-12
上传用户：yepeng139
资源简介：基于maxplus2的八位加法器，已经通过仿真
上传时间： 2014-01-19
上传用户：cc1
资源简介：N位加法器源代码，通用的，通过xilinx验证，希望对大家有用。
上传时间： 2015-06-06
上传用户：zhangzhenyu
资源简介：超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.
上传时间： 2015-06-12
上传用户：希酱大魔王
资源简介：实现四位加法器的VHDL代码，里面含有全加器的代码
上传时间： 2013-12-22
上传用户：stvnash
资源简介：本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
上传时间： 2013-12-17
上传用户：ynwbosss
资源简介：16位加法器的流水线计算,verilog代码，用于FPGA平台。
上传时间： 2013-12-18
上传用户：维子哥哥
资源简介：VHDL——N位加法器设计
上传时间： 2013-12-20
上传用户：坏坏的华仔
资源简介：四位加法器，用OrCAD完成，可用于八位乃至十六位加法器的设计原型
上传时间： 2015-09-07
上传用户：jcljkh
资源简介：十六位超前进位加法器，Verilog HDL
上传时间： 2015-09-21
上传用户：wff
资源简介：8位加法器VHDL 8位加法器VHDL 8位加法器VHDL
上传时间： 2014-01-11
上传用户：qq521
资源简介：VHD设计实例8位加法器的设计分频电路数字秒表的设计
上传时间： 2014-08-10
上传用户：yyq123456789
资源简介：一个超前进位加法器的Verilog实现，内含测试文件，可以综合，非常有参考价值
上传时间： 2014-01-04
上传用户：stella2015
资源简介：用Verilog语言实现了一个8bit的超前进位加法器，其中包括测试文件。
上传时间： 2013-12-19
上传用户：alan-ee
资源简介：16位加法器，需要的拿去，经仿真试验成功的
上传时间： 2016-01-30
上传用户：waizhang
资源简介：超前进位加法器得VHDL实现小点资料代码
上传时间： 2016-02-06
上传用户：gaojiao1999
资源简介：实现简单十六位加法器及测试程序 的verilog代码
上传时间： 2014-08-11
上传用户：
资源简介：32位加法器组成原理课程设计，串行进位完成，希望对大家有帮助
上传时间： 2014-01-07
上传用户：refent
