赛灵思 FPGA 设计时序

资 源 简 介

赛灵思 FPGA 设计时序：作为赛灵思用户论坛的定期访客（见
http://forums.xilinx.com），我注意到新用
户往往对时序收敛以及如何使用时序约束
来达到时序收敛感到困惑。为帮助 FPGA
设计新手实现时序收敛，让我们来深入了
解时序约束以及如何利用时序约束实现
FPGA 设计的最优结果。

您 可 能 感 兴 趣 的