Quartus分频器设计试验

资 源 简 介

熟悉分频电路的逻辑功能，并用硬件描述语言实现其设计。并利用已经实现的 VHDL 模块文件，采用原理图方法，实现 0-F 计数自动循环显示，频率 10Hz。

此文件中含有试验分析报告和详细的VHDL模块文件及原理图。

您 可 能 感 兴 趣 的

• 基于Quartus II的数控分频器的项目设计
• 本文主要介绍了50％占空比三分频器的三种设计方法
• 此文件为EDA的8位分频器
• 计数器,分频器,锁存器,驱动器分册
• 现代集成电路实用手册-计数器-分频器-锁存器-驱动器分册-338页-5.7M.pdf
• 基于FPGA的分频器
• FPGA设计分频器的多个源代码实例
• 用Verilog实现基于FPGA的通用分频器
• 分频器 FPGＡ程序设计　二分频
• 基于CPLD-FPGA的半整数分频器的设计