虫虫首页| 资源下载| 资源专辑| 精品软件

登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > 设计相关 > VHDL中变量赋值与信号赋值的区别

VHDL中变量赋值与信号赋值的区别

资源大小：90 K
上传时间： 2016-03-22
上传用户：xjz632
资源积分：2 下载积分
标签： VHDL中变量赋值与信号赋值的区别

资源简介

VHDL中变量赋值与信号赋值的区别，描述了各自赋值的意义

相关资源

您可能感兴趣的

收藏 赞(137) 踩(0)