基于VHDL语言的卷积码编解码器的设计

资 源 简 介

本文在阐述卷积码编解码器基本工作原理的基础上，提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计（2，1，6）卷积码编解码器的方法。

您 可 能 感 兴 趣 的

• 基于VHDL语言的卷积码编解码器的设计
• EDA卷积码编解码器实现技术
• 基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码
• 卷积码编译码器前段时间在学校做通信系统课程设计
• 此源码为在ＤＳＰ上实现的卷积纠错编解码算法
• viterbi译码算法是一种卷积码的解码算法
• 介绍用FPGA设计实现MIL-STD1553B部接口中的曼彻斯特码编解码器
• 用VHDL实现卷积码编码
• 利用verilog实现的一个（2,1,2）卷积码的编码器,很有用的哟!
• 卷积码的解码所用到的加比选模块 很有用 可直接引用