基于VHDL的数字频率计的设计(非常的实用
资源简介:EDA基于VHDL语言的数字频率计的设计及其仿真
上传时间: 2017-05-10
上传用户:CSUSheep
资源简介:基于VHDL的数字频率计的设计(非常的实用
上传时间: 2013-06-06
上传用户:我们的船长
资源简介:用VHDL语言设计的频率计,经过验证,没有问题
上传时间: 2013-12-08
上传用户:15736969615
资源简介:使用vriloge硬件描述语言设计数字频率计,其对于高频测量精确,可测范围0—99999999HZ,在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求
上传时间: 2016-08-29
上传用户:无聊来刷下
资源简介:基于VHDL的简易数字频率计,具体功能不清楚请大家验证!
上传时间: 2014-11-30
上传用户:6546544
资源简介:介绍了基于VHDL开发的数字频率计 从方案到结果
上传时间: 2014-01-26
上传用户:xmsmh
资源简介:单片机C语言简易数字频率计课程设计
上传时间: 2014-12-25
上传用户:q986086481
资源简介:0023、基于51单片机的数字频率计设计论文资料
上传时间: 2014-04-09
上传用户:xuanchangri
资源简介:该文档为基于VHDL语言的数字时钟设计说明书简介资料,讲解的还不错,感兴趣的可以下载看看…………………………
上传时间: 2021-10-20
上传用户:
资源简介:该文档为基于51单片机的数字频率计的设计讲解资料,讲解的还不错,感兴趣的可以下载看看…………………………
上传时间: 2021-11-02
上传用户:
资源简介:该文档为基于51单片机的数字频率计的设计简介文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
上传时间: 2021-11-30
上传用户:canderile
资源简介:基于89c51单片机的数字频率计,汇编语言,本人课程设计题目,完全原创,可以实现哦!
上传时间: 2014-12-04
上传用户:yxgi5
资源简介:基于51单片机的数字频率计,里面有源代码与proteus仿真模型,可以作为学习参考之用^_^
上传时间: 2013-07-03
上传用户:akk13
资源简介:基于51单片机的数字频率计资料
上传时间: 2014-12-24
上传用户:cylnpy
资源简介:VHDL语言写的频率计的程序,内带完整的技术报告
上传时间: 2015-07-13
上传用户:天涯
资源简介:课程设计-数字频率计 能够很好实现频率计功能
上传时间: 2013-12-15
上传用户:电子世界
资源简介:本书详细介绍了VHDL语言设计数字逻辑电路和数字系统的过程和方法,并对设计中各种相关技术做了详细的介绍,出此之外,本书提供了丰富的 实例,条理清晰,通俗易懂。
上传时间: 2016-06-28
上传用户:顶得柱
资源简介:频率计介绍了用VHDL语言编写的频率计的程序,详细编写了如何测频,如何计数频率。
上传时间: 2014-11-29
上传用户:cazjing
资源简介:用Verilog HDL / VHDL实现的数字频率计(完整实验报告)
上传时间: 2014-01-22
上传用户:dapangxie
资源简介:I2C总线协议 基于VHDL语言设计 需要可直接下载
上传时间: 2017-03-28
上传用户:yuchunhai1990
资源简介:一种实现计算机接口rs232与FPGA通信的基于VHDL语言设计的一段非常简洁的程序
上传时间: 2014-01-09
上传用户:cazjing
资源简介:设计数字频率计的程序及实验报告,可直接仿照本程序进行设计
上传时间: 2014-01-17
上传用户:zhouchang199
资源简介:基于51单片机的数字频率计的设计,数字频率计广泛应用于日常实验。
上传时间: 2022-04-01
上传用户:
资源简介:本文在阐述卷积码编解码器基本工作原理的基础上,提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计(2,1,6)卷积码编解码器的方法。
上传时间: 2013-06-16
上传用户:zfh920401
资源简介:单片机应用技术选编10 目录 第一章 专题论述1.1 嵌入式系统的技术发展和我们的机遇(2)1.2 一种新的电路设计和实现方法——进化硬件(8)1.3 从8/16位机到32位机的系统设计(13)1.4 混合SoC设计(18)1.5 AT24系列存储器数据串并转换接口的IP核设计(23)1.6 低能耗嵌...
上传时间: 2013-12-04
上传用户:vmznxbc
资源简介:基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序
上传时间: 2013-08-06
上传用户:taozhihua1314
资源简介:基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序
上传时间: 2013-11-25
上传用户:ruan2570406
资源简介:频率是电子技术领域内的一个基本参数,同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用,直接决定系统性能的优劣。随着电子技术的发展,测频系统使用时钟的提高,测频技术有了相当大的发展,但不管是何种测频方法,±1个计数误...
上传时间: 2013-06-05
上传用户:wys0120
资源简介:基于VHDL语言的高精度频率计的设计,已通过实验测试
上传时间: 2015-05-24
上传用户:zhangjinzj
资源简介:基于VHDL 的数字频率计的设计源程序及工程文件,已在实验箱上实现
上传时间: 2014-01-23
上传用户:moerwang