PCB设计问题集锦
问:
PCB图中各种字符往往容易叠加在一起,或者相距很近,当板子布得很密时,情况更加严重。当我用Verify Design进行检查时,会产生错误,但这种错误可以忽略。往往这种错误很多,有几百个,将其他更重要的错误淹没了,如何使Verify Design会略掉这种错误,或者在众多的错误中快速找到重要的错误。
答:
可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。
问:
What’s mean of below warning:
(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.
答:
这是有关制造方面的一个检查,您没有相关设定,所以可以不检查。
问:
怎样导出jop文件?
答:
应该是JOB文件吧?低版本的powerPCB与PADS使用JOB文件。现在只能输出ASC文件,方法如下
STEP:FILE/EXPORT/选择一个asc名称/选择Select ALL/在Format下选择合适的版本/在Unit下
选Current比较好/点击OK/完成
然后在低版本的powerPCB与PADS产品中Import保存的ASC文件,再保存为JOB文件。
问:
怎样导入reu文件?
答:
在ECO与Design 工具盒中都可以进行,分别打开ECO与Design 工具盒,点击右边第2个图标就可以。
问:
为什么我在pad stacks中再设一个via:1(如附件)和默认的standardvi(如附件)在布线时V选择1,怎么布线时按add via不能添加进去这是怎么回事,因为有时要使用两种不同的过孔。
答:
PowerPCB中有多个VIA时需要在Design Rule下根据信号分别设置VIA的使用条件,如电源类只能用Standard VIA等等,这样操作时就比较方便。详细设置方法在PowerPCB软件通中有介绍。
问:
为什么我把On-line DRC设置为prevent..移动元时就会弹出(图2),而你们教程中也是这样设置怎么不会呢?
答:
首先这不是错误,出现的原因是在数据中没有BOARD OUTLINE.您可以设置一个,但是不使用它作为CAM输出数据.
问:
我用ctrl+c复制线时怎设置原点进行复制,ctrl+v粘帖时总是以最下面一点和最左边那一点为原点
答:
复制布线时与上面的MOVE MODE设置没有任何关系,需要在右键菜单中选择,这在PowerPCB软件通教程中有专门介绍.
问:
用(图4)进行修改线时拉起时怎总是往左边拉起(图5),不知有什么办法可以轻易想拉起左就左,右就右。
答:
具体条件不明,请检查一下您的DESIGN GRID,是否太大了.
问:
好不容易拉起右边但是用(图6)修改线怎么改怎么下面都会有一条不能和在一起,而你教程里都会好好的(图8)
答:
这可能还是与您的GRID 设置有关,不过没有问题,您可以将不需要的那段线删除.最重要的是需要找到布线的感觉,每个软件都不相同,所以需要多练习。
问:
尊敬的老师:
您好!
这个图已经画好了,但我只对(如图1)一种的完全间距进行检查,怎么错误就那么多,不知怎么改进。请老师指点。这个图在附件中请老师帮看一下,如果还有什么问题请指出来,本人在改进。谢!!!!!
答:
请注意您的DRC SETUP窗口下的设置是错误的,现在选中的SAME NET是对相同NET进行检查,应该选择NET TO ALL.而不是SAME NET有关各项参数的含义请仔细阅读第5部教程.
问:
U101元件已建好,但元件框的拐角处不知是否正确,请帮忙CHECK
答:
元件框等可以通过修改编辑来完成。
问:
U102和U103元件没建完全,在自动建元件参数中有几个不明白:如:
SOIC--》silk screen栏下spacing from pin与outdent from first pin
对应U102和U103元件应写什么数值,还有这两个元件SILK怎么自动设置,
以及SILK内有个圆圈怎么才能画得与该元件参数一致。
答:
Spacing from pin指从PIN到SILK的Y方向的距离,outdent from first pin
是第一PIN与SILK端点间的距离.请根据元件资料自己计算。
资源简介:PCB设计问题集锦 问:PCB图中各种字符往往容易叠加在一起,或者相距很近,当板子布得很密时,情况更加严重。当我用Verify Design进行检查时,会产生错误,但这种错误可以忽略。往往这种错误很多,有几百个,将其他更重要的错误淹没了,如何使Verify Design会...
上传时间: 2013-10-07
上传用户:comer1123
资源简介:PCB设计问题集锦 问:PCB图中各种字符往往容易叠加在一起,或者相距很近,当板子布得很密时,情况更加严重。当我用Verify Design进行检查时,会产生错误,但这种错误可以忽略。往往这种错误很多,有几百个,将其他更重要的错误淹没了,如何使Verify Design会...
上传时间: 2014-01-03
上传用户:Divine
资源简介:PCB设计问题集
上传时间: 2015-06-10
上传用户:linlin
资源简介:002-PCB设计问题,电子设计竞赛培训资料
上传时间: 2021-11-13
上传用户:qdxqdxqdxqdx
资源简介:PCB设计规范,怎样将PROTEL格式的文件转换为AUTOCAD格式并打印,如何在Word文档中插入Protel 98电路图 ,protel应用常见问题,PROTEL软件使用的误区及几个不易搞清的概念,protel元件封装总结 ,Protel绘图经谈
上传时间: 2013-06-05
上传用户:shus521
资源简介:传感器与自动检测技术演示教程 PPT格式
上传时间: 2013-07-16
上传用户:eeworm
资源简介:介绍了Protel使用中常见的问题包括Protel使用的60个问题和解答和PCB设计指引
上传时间: 2013-09-11
上传用户:我们的船长
资源简介:PCB设计相关经验分享及PCB新手在PCB设计中应该注意的问题
上传时间: 2013-11-05
上传用户:w50403
资源简介:PCB设计制造常见问题,PCB设计必备
上传时间: 2014-12-24
上传用户:源码3
资源简介:PCB设计制造常见问题
上传时间: 2013-10-12
上传用户:缥缈
资源简介:高速PCB设计常见问题
上传时间: 2013-11-04
上传用户:283155731
资源简介:在PCB设计中经常会碰到一些棘手的问题,特别对于初学者来说,因此把常见问题加以汇总,希望对大家有用。
上传时间: 2013-10-15
上传用户:cange111
资源简介: PCB 设计对于电路设计而言越来越重要。但不少设计者往往只注重原理设计,而对PCB 板的设计布局考虑不多,因此在完成的电路设计中常会出现EMC 问题。文中从射频电路的特性出发,阐述了射频电路PCB 设计中需要注意的一些问题。
上传时间: 2013-10-24
上传用户:jiangxiansheng
资源简介:PCB设计相关经验分享及PCB新手在PCB设计中应该注意的问题
上传时间: 2013-11-25
上传用户:chongchong1234
资源简介:PCB设计制造常见问题,PCB设计必备
上传时间: 2015-01-01
上传用户:kristycreasy
资源简介:PCB设计制造常见问题
上传时间: 2013-11-10
上传用户:ysjing
资源简介:高速PCB设计常见问题
上传时间: 2015-01-01
上传用户:guojin_0704
资源简介:在PCB设计中经常会碰到一些棘手的问题,特别对于初学者来说,因此把常见问题加以汇总,希望对大家有用。
上传时间: 2015-01-01
上传用户:水中浮云
资源简介: PCB 设计对于电路设计而言越来越重要。但不少设计者往往只注重原理设计,而对PCB 板的设计布局考虑不多,因此在完成的电路设计中常会出现EMC 问题。文中从射频电路的特性出发,阐述了射频电路PCB 设计中需要注意的一些问题。
上传时间: 2013-10-24
上传用户:cccole0605
资源简介:在PCB设计中的电磁兼容问题,自行翻译的德州仪器的技术文档,对于高速电路板的设计很有指导意义
上传时间: 2014-01-19
上传用户:xyipie
资源简介:高速PCB设计常见问题,有兴趣的朋友这下子可算是有福气了。
上传时间: 2013-12-26
上传用户:fanboynet
资源简介:PCB设计问与答 问答设计到了PCB设计中的诸多因素 对很多关键的问题都有精辟的回答
上传时间: 2016-01-09
上传用户:D&L37
资源简介:高速的PCB设计注意的问题,在高频的电路设计中十分有用,注意到此可以减轻很多任务!
上传时间: 2017-01-10
上传用户:zhangyigenius
资源简介:介绍了Protel使用中常见的问题包括Protel使用的60个问题和解答和PCB设计指引
上传时间: 2014-01-30
上传用户:qw12
资源简介:详细介绍了高速PCB设计中需要注意的问题以及注意这些问题的原因,对于设计高速PCB有非常大的帮助!
上传时间: 2013-04-24
上传用户:ukuk
资源简介: 信号完整性是高速数字系统中要解决的一个首要问题之一,如何在高速PCB 设计过程中充分考虑信号完整性因素,并采取有效的控制措施,已经成为当今系统设计能否成功的关键。在这方面,差分线对具有很多优势,比如更高的比特率 ,更低的功耗 ,更好的噪声性能和...
上传时间: 2014-12-24
上传用户:540750247
资源简介: 讨论了高速PCB 设计中涉及的定时、反射、串扰、振铃等信号完整性( SI)问题,结合CA2DENCE公司提供的高速PCB设计工具Specctraquest和Sigxp,对一采样率为125MHz的AD /DAC印制板进行了仿真和分析,根据布线前和布线后的仿真结果设置适当的约束条件来控制高速P...
上传时间: 2013-11-06
上传用户:zhang97080564
资源简介:理论研究和实践都表明,对高速电子系统而言,成功的PCB设计是解决系统EMC问题的重要措施之一.为了满足EMC标准的要求,高速PCB设计正面临新的挑战,在高速PCB设计中,设计者需要纠正或放弃一些传统PCB设计思想与做法,从应用的角度出发,结合近年来高速PCB设计技术的...
上传时间: 2013-10-19
上传用户:nairui21
资源简介:抑制△I 噪声一般需要从多方面着手, 但通过PCB 设计抑制△I 噪声是有效的措施之一。如何通过PCB 设计抑制△I 噪声是一个亟待深入研究的问题。在对△I 噪声的产生、特点、主要危害等研究的基础上, 讨论了辐射干扰机理, 重点结合PCB 和EMC 研究的新进展, 研究了...
上传时间: 2014-12-24
上传用户:时代电子小智
资源简介: 在高速数字电路飞速发展的今天,信号的频率不断提高, 信号完整性设计在P C B设计中显得日益重要。其中由于传输线效应所引起的信号反射问题是信号完整性的一个重要方面。本文研究分析了高速PCB 设计中的反射问题的产生原因,并利用HyperLynx 软件进行了仿...
上传时间: 2013-10-16
上传用户:2728460838