各种分频器的VerilogHDL语言编写，有通过计数器实现的奇分频，偶分频，任意分频
资源简介：介绍了各种分频器的设计，VHDL描述。包括偶数分频器，奇数分频器，办整数分频器
上传时间： 2017-05-17
上传用户：haohaoxuexi
资源简介：用VerilogHDL实现基于FPGA的通用分频器的设计
上传时间： 2013-10-28
上传用户：xiaoxiang
资源简介：用VerilogHDL实现基于FPGA的通用分频器的设计
上传时间： 2015-01-01
上传用户：oooool
资源简介：这是用VHDL语言写的32位分频器的程序，可直接运行，看结果，欢迎使用。多指正，交流。
上传时间： 2015-05-11
上传用户：chenlong
资源简介：本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程，并用QUARTERS||4.0进行仿真，用 FPGA 芯片实现。 关键词：半整数，可控分频器，VHDL, FPGA
上传时间： 2015-11-27
上传用户：tyler
资源简介：基于CPLD-FPGA的半整数分频器的设计，用于设计EDA
上传时间： 2013-09-03
上传用户：pioneer_lvbo
资源简介：自己编的一个分频器的程序模版 虽然原理很简单，经过多次实践很实用 被多次用在其它的程序中
上传时间： 2015-03-19
上传用户：cjf0304
资源简介：基于CPLD-FPGA的半整数分频器的设计，用于设计EDA
上传时间： 2015-04-09
上传用户：凌云御清风
资源简介：带分频器的bcd计数电路设计，verilog源码
上传时间： 2014-01-13
上传用户：s363994250
资源简介：第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计
上传时间： 2015-06-23
上传用户：tianyi223
资源简介：本文主要介绍了50％占空比三分频器的三种设计方法，并给出了图形设计、VHDL设计、编译结果和仿真结果。设计中采用EPM7064AETC44-7 CPLD，在QUARTUSⅡ4.2软件平台上进行。
上传时间： 2014-01-24
上传用户：凌云御清风
资源简介：任意N进制分频器的标准VHDL代码（原创）
上传时间： 2013-12-25
上传用户：洛木卓
资源简介：常用2、4、6及任意偶数分频器的VHDL代码实现（原创）
上传时间： 2013-12-16
上传用户：330402686
资源简介：常用1、3、5及任意奇数分频器的VHDL代码实现（原创）
上传时间： 2013-12-26
上传用户：rishian
资源简介：关于用触发器构建简单分频器的介绍文档，图文并茂，讲解详细
上传时间： 2015-09-27
上传用户：wang5829
资源简介：任意整数分频器的vhdl源程序,放心使用. 无版权问题,欢迎copy.
上传时间： 2016-01-28
上传用户：372825274
资源简介：一个基于CPLD/FPGA的半整数分频器的设计的文档资料
上传时间： 2016-07-13
上传用户：CHENKAI
资源简介：数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。
上传时间： 2016-10-12
上传用户：wangzhen1990
资源简介：数控分频器的设计 数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，例3的数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。
上传时间： 2013-12-11
上传用户：黑漆漆
资源简介：半整数分频器的设计 请不要上传有版权争议的内容和木马病毒代码
上传时间： 2014-08-15
上传用户：trepb001
资源简介：本系统采用51单片机和一些用做分频器的数字芯片，用液晶显示频率值。可以精确到小数点后两位，响应时间短。
上传时间： 2013-12-03
上传用户：ztj182002
资源简介：半整数分频器的实现（verilog），本文以6.5分频为例！很实用的！
上传时间： 2014-08-19
上传用户：pompey
资源简介：分频器的vhdl描述，在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频
上传时间： 2014-01-16
上传用户：奇奇奔奔
资源简介：数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现...
上传时间： 2014-11-28
上传用户：1051290259
资源简介：一个任意整数分频程序,采用VHDL语言编写，编译通过
上传时间： 2017-07-04
上传用户：xiaoxiang
资源简介：基于Quartus II的数控分频器的项目设计，实现对时钟信号的任意进制分频，包含了项目文件和VHDL源代码
上传时间： 2017-07-18
上传用户：yangbo69
资源简介：基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片：CycloneII EP2C35F672C6
上传时间： 2014-01-16
上传用户：banyou
资源简介：该文档为基于FPGA的分频器的设计与实现简介文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2021-11-14
上传用户：2431247090
资源简介：该文档为一种基于FPGA的分频器的实现讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2021-12-01
上传用户：nicholas28
资源简介：该文档为FPGA_ASIC-基于CPLD、FPGA的半整数分频器的设计讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2022-02-26
上传用户：slq1234567890
